verilog 除法器:利用二进制的除法翻译过来的硬件电路 1.1 实现算法 基于减法的除法器的算法: 对于32的无符号除法,被除数a除以除数b,他们的商和余数一定不会超过32位.首先将a转换成高32位为0,低32位为a的temp_a.把b转换成高32位为b,低32位为0的temp_b.在每个周期开始时,先将temp_a左移一位,末尾补0,然后与b比较,是否大于b,是则temp_a减去temp_b将且加上1,否则继续往下执行.上面的移位.比较和减法(视具体情况而定)要执行32次,执行结束后tem