一.以太网 以太网是一种计算机局域网技术.IEEE组织的IEEE 802.3标准制定了以太网的技术标准,它规定了包括物理层的连线.电子信号和介质访问层协议的内容. 以太网有两类:第一类是经典以太网,第二类是交换式以太网,使用了一种称为交换机的设备连接不同的计算机.经典以太网是以太网的原始形式,运行速度从3~10 Mbps不等:而交换式以太网正是广泛应用的以太网,可运行在100.1000和10000Mbps那样的高速率,分别以快速以太网.千兆以太网和万兆以太网的形式呈现.  以太网的标准拓扑结构为

刚入手一块STM32F429Discovery.手痒痒的,准备写个程序进去.一不小心,把MCU的调试接口SW.JTAG全部给禁用了.这下可坏了,写不进去程序,擦不掉数据.愁的某家一头大汗.突然想起了当年玩F1的时候有个IAP功能,F4应该也有着功能的.于是找到了这个: http://www.mcuisp.com/chinese%20mcuisp%20web/index.htm 没有针对F4的软件.下载F1的FlyMCU IAP软件之后,直接连还是连不上,软件是一直在等待芯片回应. 之后查了下ST

天启android5.1系统无法在非1650批次号的rk3288w芯片上启动 挂掉log,说明在rtc初始化后挂掉 [ ) HIGH! ======== [ [ [ 1.420258] [WLAN_RFKILL]: rockchip_wifi_ref_voltage: wifi io reference voltage control is disabled. [ // [ [ 1.420776] lun0: LUN: removable file: (no medium) [ 1.420782

初探RT-Thread系统在GD32E103x芯片上的使用,点亮LED灯 前言 ​ 随着中美贸易战的加剧,很多公司越来越重视使用国产技术的重要性.使用国产技术,一方面可规避国外对技术的封锁造成产品核心技术的断供,另一方面还可以支持国内技术的迭代和进步. ​ 兆易创新国内一家致力于开发先进存储器技术和IC解决方案的公司,具有丰富的产品线,基于ARM内核开发了多款MCU,而在该篇文章中我们只介绍一款MCU的使用,其是GD32E103C8T6.官网地址:https://www.gigadevice.c

一.什么是CPU缓存 1. CPU缓存的来历 众所周知,CPU是计算机的大脑,它负责执行程序的指令,而内存负责存数据, 包括程序自身的数据.在很多年前,CPU的频率与内存总线的频率在同一层面上.内存的访问速度仅比寄存器慢一些.但是,这一局面在上世纪90年代被打破了.CPU的频率大大提升,但内存总线的频率与内存芯片的性能却没有得到成比例的提升.并不是因为造不出更快的内存,只是因为太贵了.内存如果要达到目前CPU那样的速度,那么它的造价恐怕要贵上好几个数量级.所以,CPU的运算速度要比内存读写速度快

转载请以链接形式注明文章来源,公众号:MicroPython玩家汇 一.STM32内部温度传感器概要 STM32芯片内部一项独特的功能就是内部集成了一个温度传感器,因为是内置,所以测试的是芯片内部的温度,如果芯片外接负载一定的情况下,那么芯片的发热也基本稳定,相对于外界的温度而言,这个偏差值也是基本稳定的.也就是说用STM32内部传感器来测量外界环境的温度. 在一些恶劣的应用环境下面,可以通过检测芯片内部而感知设备的工作环境温度,如果温度过高或者过低了则马上睡眠或者停止运转.可以保证您的设备工作

1 前言 使用海思平台上(编译工具链:arm-himix200-linux)交叉编译 GDB 工具(使用版本8.2,之前用过10.2的版本,在编译 gdbserver 遇到编译出错的问题,因为关联了其他静态库等,尝试解决,但是遇到了一些其他问题,因为时间问题折腾了一段时间就放弃使用10.2的版本了). 通过使用 gdb+gdbserver 远程调试目标板,之后可以通过 VSCode 配置好后实现和 IDE 集成开发环境一样的比较直观方便调试. 2 编译 2.1 前期准备 1)下载 gdb(网上很

转载:http://www.cnblogs.com/jason-lu/articles/3195473.html   问:如何实现单片以太网微控制器? 答:诀窍是将微控制器.以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC 和PHY实现很好的匹配,同时还可减小引脚数.缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下. 问:以太网MAC是什么? 答:MAC即Media Access Control,即媒体

W5500 W5500 是一款全硬件 TCP/IP 嵌入式以太网控制器,为嵌入式系统提供了更加简易的互联网连接方案.W5500 集成了 TCP/IP 协议栈,10/100M 以太网数据链路层(MAC) 及物理层(PHY),使得用户使用单芯片就能够在他们的应用中拓展网络连接. 久经市场考验的 WIZnet 全硬件 TCP/IP 协议栈支持 TCP,UDP,IPv4,ICMP,ARP,IGMP 以及 PPPoE 协议.W5500 内嵌 32K 字节片上缓存以供以太网包处理.如果你使用 W5500,

  问:如何实现单片以太网微控制器? 答:诀窍是将微控制器.以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数.缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下. 问:以太网MAC是什么? 答:MAC即Media Access Control,即媒体访问控制子层协议.该协议位于OSI七层协议中数据链路层的下半部分,主要负责控制与连接物理层的物理介质.在发送数据的时

苹果iPhone X上搭载的那颗A11仿生芯片,到底牛在哪? 上周,苹果公司在刚刚落成投入使用的“飞船”新总部(Apple Park)举行2017年秋季新品发布会,整场发布会基本被iPhone X抢尽了风头(想采访一下iPhone 8/8p的心理阴影面积).iPhone 8/8p和iPhone X都搭载了苹果自研的A11 Bionic(仿生)芯片.虽然苹果全程并没有在这款芯片上花太多功夫介绍,但我们仍旧知道它集成了一个专用于机器学习的硬件——“神经网络引擎(Neural Engine)”.可别小

DDR2电路设计 在高速大数据的应用中,高速大容量缓存是必不可少的硬件.当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器,以及速度较高的双速率DDR.DDR2.DDR3型SDRAM存储器,DDR系列的存储器都需要FPGA芯片有对应的硬件电路结构支持.对于Altera Cyclone IV系列的FPGA,其最高支持到DDR2存储器(不支持DDR3存储器,到了Cyclone V系列的FPGA才支持DDR3存储器).芯航线AC6102开发板作为一个高速应用

随着计算机网络技术的发展,作为全球最大计算机网络——I n t e r ac t已成为当今信息社会重要的基础信息设施.在工业测控.智能仪器.智能家庭等领域,大量应用嵌入式设备接人 I n t e r n e t的需求使得嵌入式 I n t e r ac t 技术日益成为研究的热点.嵌入式设备接人 I n t e r n e t的关键是如何在硬件资源有限的嵌入式设备中实现 T C P / I P协议簇.实现复杂的 T C P/ I P协议会占用其大量重要资源,这必然会影响嵌入式设备的性能,增加系统

STM32F4 以太网简介 STM32F407 芯片自带以太网模块,该模块包括带专用 DMA 控制器的 MAC 802.3(介质访问控制)控制器,支持介质独立接口 (MII) 和简化介质独立接口 (RMII),并自带了一个用于外部 PHY 通信的 SMI 接口, 通过一组配置寄存器,用户可以为 MAC 控制器和 DMA 控制器选择所需模式和功能. STM32F4 自带以太网模块特点包括: 支持外部 PHY 接口,实现 10M/100Mbit/s 的数据传输速率 通过符合 IEEE802.3

ADAS(高级辅助驾驶系统),是指利用安装于车上各式各样的传感器,在第一时间收集车内的环境数据,进行静.动态物体的辨识.侦测与追踪等技术上的处理,从而能够让驾驶者在最快的时间察觉可能发生的危险. 在过去的两年多时间,笔者拜访了数百家企业,最近一直花时间在做针对性地梳理和总结.在现在的电子信息领域,跨界融合的节奏越来越快,产业链各环节的衔接也是前所未有的紧密,所以现在看一个领域或一个项目,需要从整个产业链条各环节去综合考虑,包括云管端,包括硬件.软件.算法.数据,且各产业链条上各家企业,随时做前向

一块以太网网卡包括OSI(开方系统互联)模型的两个层.物理层和数据链路层.物理层定义了数据传送与接收所需要的电与光信号.线路状态.时钟基准.数据编码和电路等,并向数据链路层设备提供标准接口.数据链路层则提供寻址机构.数据帧的构建.数据差错检查.传送控制.向网络层提供标准的数据接口等功能. 1．网卡的基本结构 以太网卡中数据链路层的芯片一般简称之为MAC控制器,物理层的芯片我们简称之为PHY.许多网卡的芯片把MAC和PHY的功能做到了一颗芯片中,比如Intel 82559网卡的和3COM 3C90

千兆以太网主流标准 千兆以太网络技术早在上世纪90年代末就已成熟,其中,1995年国际标准化组织TIA/EIA颁布了1000Base-TX标准,该标准的目的是把双绞线用于千兆以太网中,其目的是在6类非屏蔽双绞线(UTP)上以1000Mbps速率传输100米.1000Base-TX基于4对双绞线,采用快速以太网中与100Base-TX标准类似的传输机制,是以两对线发送,两对线接收.由于每对线缆本身不进行双向的传输,线缆之间的串扰就大大降低,信号频率为250MHz,使用8B/10B编码方式,使用RJ

看完它,你就全懂了十大Wifi芯片原厂!   来源:全球物联网观察 概要:不知不觉中,WiFi几乎已攻占了整个世界.现在只要你上网,可能就离不开WiFi了. 2014年是物联网WiFi市场关键的转折期,此前传统WiFi方案的价格超过40元,在对成本较敏感的电子产品消费市场应用普及较低. 在2014年初,高通推出WiFi SOC芯片Atheros4004,TI推出3200芯片,芯片价格都在3美元左右,瞬间就将WiFi方案的价格拉到了30元左右.2014年中旬,MTK推出性价比更高的芯片MT7681

如何为应用选择最佳的FPGA(上) How To Select The Best FPGA For Your Application 在项目规划阶段,为任何一个项目选择一个FPGA部件是最关键的决策之一,这对项目有着长远的影响.通常,这是一个优化问题,项目需求决定了特性和功能之间的权衡和折衷.在规划和决策阶段需要考虑大量的FPGA特性. 逐一讨论FPGA的常见特性. FPGA封装 FPGA封装是指FPGA引脚如何被带到FPGA之外,即FPGA的封装.FPGA封装的PCB封装是FPGA与PCB接触

http://blog.csdn.net/silentbalanceyh/article/details/4608272 (最终还是决定重新写一份Java基础相关的内容,原来因为在写这一个章节的时候没有考虑到会坚持往后边写,这次应该是更新该内容.而且很讨厌写基础的东西,内容比较琐碎,而且整理起来总会很多,有可能会打散成两个章节,但是我不保证,有可能一个章节就写完了,所以有时候希望基础的很多内容还是读者自己去看看,我基本保证把基础的内容全部都写出来,见谅.这一个章节写了过后我会把前边那个关于基础类

前几天刚好同事问起在Cortex-M上延时不准的问题,在网上也没找到比较满意的答案,干脆自己对这个问题做一个总结. 根据我们的经验,最容易想到的大概通过计算指令周期来解决.该思路在Cortex上并不是很适用:一方面MCU从Flash取指是有延时的,另一方面Cortex的指令集不是固定周期的,特别从M3加入分支预测后,分支指令在Cortex-M不同型号上的结果都不相同.因此除了指令周期外,我们需要考虑的东西还有很多,才能得到正确的结果. 不带分支预测器的情况 仍然先从不带分支预测器的Cortex-