转载请注明出处,并附带本文网址https://www.cnblogs.com/brianblog/p/9894867.html, 在PADS规则设计中可能会遇到某个走线与另一个走线之间的间距,普通规则设计中当单独点击网络设计规则后当间距>默认规则时可以起作用 ,要设置的安全间隔小于了默认规则的安全间距,这样的设计pads是不赞同的.如下图所示我需要网络$$$6396对GND之间间距为5mil(默认为30mil)此时我单独选择网络点击设计规则,设置间距为5mil,这样设置是无效的:如果设置间距>

转载:https://www.cnblogs.com/IClearner/p/6440488.html 最近做完了synopsys的DC workshop,涉及到时钟的建模/约束,这里就来聊聊数字中的时钟(与建模)吧.主要内容如下所示: ·同步电路与异步电路: ·时钟/时钟树的属性:偏移(skew)与时钟的抖动(jitter).延时(latency).转换(transition)时间: ·内部时钟: ·多路复用时钟: ·门控时钟: ·行波时钟: ·双沿时钟: ·Design Compiler中的

原文Xilinx官方文档<ug898-vivado-embedded-design>第三章 一.MicroBlaze处理器设计介绍(略) 二.创建带有MicroBlaze处理器的IP设计 使用Vivado进行MicroBlaze设计和使用ISE有很大的不同.(译者加:所以你要仔细看下面的说明) Vivado IDE使用IP综合设计工具进行嵌入式开发.IP综合工具是一个基于图像界面的工具,能够帮助你构建复杂的IP子系统. Vivado IDE的IP目录中提供了很多现成的IP核,提供使用.你也可以

原文Xilinx官方文档<ug898-vivado-embedded-design>第三章 一.MicroBlaze处理器设计介绍(略) 二.创建带有MicroBlaze处理器的IP设计 使用Vivado进行MicroBlaze设计和使用ISE有很大的不同.(译者加:所以你要仔细看下面的说明) Vivado IDE使用IP综合设计工具进行嵌入式开发.IP综合工具是一个基于图像界面的工具,能够帮助你构建复杂的IP子系统. Vivado IDE的IP目录中提供了很多现成的IP核,提供使用.你也可以

本文将讨论新手和老手都适用的七个基本(而且重要的)技巧和策略.只要在设计过程中对这些技巧多加注意,就能减少设计回炉次数.设计时间和总体诊断难点. 技巧一:注重研究制造方法和代工厂化学处理过程 在这个无工厂IC公司时代,有许多工程师真的不知道从他们的设计文件生成pcb所涉及的步骤和化学处理过程,这点其实也不奇怪.这种实用知识的缺少经常导致设计新手做出没有必要的较为复杂的设计选择.举例来说,新手易犯的一种常见错误是用特别精确的尺寸设计pcb版图,也就是使用关联在紧密栅格上的正交导线,最后发现并不是每

1. 原始单据与实体之间的关系 可以是一对一.一对多.多对多的关系.在一般情况下,它们是一对一的关系:即一张原始单据对应且只对应一个实体.在特殊情况下,它们可能是一对多或多对一的关系,即一张原始单证对应多个实体,或多张原始单证对应一个实体.这里的实体可以理解为基本表.明确这种对应关系后,对我们设计录入界面大有好处. [例1]:一份员工履历资料,在人力资源信息系统中,就对应三个基本表:员工基本情况表.社会关系表.工作简历表.这就是“一张原始单证对应多个实体”的典型例子.2. 主键与外键 一般而言,

现在做前端响应式网站特别,响应式成为现在前端设计一个热点,它成为热点的最主要的原因就是,移动端设备屏幕的种类多样,那么如何设置响应式屏幕. /*打印样式*/ @mediaprint{color:red;} /*手机等小屏幕手持设备*/ @mediascreenand(min-width:320px)and(max-width:480px){body{background:yellow;}} /*平板之类的宽度1024以下设备*/ @mediaonlyscreenand(min-width:321

在AD设计中,主要有三种大面积覆铜方式,分别是Fill(铜皮) Polygon Pour(灌铜)和Plane(平面层),这三种方式刚开始的时候没有细细区分,现在分别应用了一下, 总结如下,欢迎指正 Fill:表示绘制一块实心的铜皮,有点无差别攻击的味道,就是覆盖区域之内,所有的连线和过孔全都连接在一起,而不考虑是否属于同一个net. 应用——如果应用不好,就会造成信号干扰,接地或者短路的严重后果,一般用在散热,比如电源芯片的GND,可以大面积铺设.快捷键为Place/Fill(键盘依次P/F)

1 引言    基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统.但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免.如果对跨时钟域带来的亚稳态.采样丢失.潜在逻辑错误等等一系列问题处理不当,将导致系统无法运行.本文总结出了几种同步策略来解决跨时钟域问题. 2 异步设计中的亚稳态    触发器是FPGA设计中最常用的基本器件.触发器工作过程中存在数据的建立(setup)和保持(hold)时间.对于使用上升沿触发的触

又是一篇翻译,用了三个多小时.http://android-developers.blogspot.co.id/2014/08/material-design-in-2014-google-io-app.html 2014 8 5 在2014年的google I/O app大会上的材料设计 Roman Nurik,google I/O android app的领导者 每年的google i/o大会,我们推出Android app的会议来服务两个目标. 首先,服务于来参加会议和在家研究的伙伴,个人

Web设计中打开新页面或页面跳转的方法 一.asp.net c# 打开新页面或页面跳转 1. 最常用的页面跳转(原窗口被替代):Response.Redirect("newpage.aspx"); 2. 利用url地址打开本地网页或互联网:Respose.Write("<script language=&apos;javascript&apos;>window.open(&apos;"+ url+"&apos;)

地址:http://www.uisdc.com/understanding-the-f-layout-in-web-design 网页设计中的F式布局 今天我们来重点介绍网页设计中的F式布局.传统的布局方式,依赖布置视觉线索,“控制”用户的视觉路径,相较之下,F式布局更加自然,更加友好.本文将讲述一些F式布局的规则.原理以及设计方法. 推荐阅读:<极好的交互设计:19个创意网页欣赏><拒绝平庸:优秀WEB登录页面设计><超赞!网页设计中的数学运用> F式布局简介 F式布

以下内容由摹客团队翻译整理,仅供学习交流,摹客iDoc是支持智能标注和切图的产品协作设计神器. 精心设计的用户界面对网站意义重大.具备所有最新功能和响应式设计有助于提高网站的搜索引擎排名,从而增加受众群体.但是,当项目过大时,开发人员往往无法遵循最佳UI设计的原则进行开发.从而导致网站中某些重要功能无效或者浏览器测试不能完全通过.所以,今天咱们讨论的话题就是导致网站UI设计失败的原因以及如何避免这些错误的UI设计技巧,总结出来有17个.我们一起来看看吧! 1. 避免刻意销售 用户体验的最新趋势是

开关电源PCB设计中的布线技巧关键字:布线 开关电源 走线 一.引言 开关电源是一种电压转换电路,主要的工作内容是升压和降压,广泛应用于现代电子产品.因为开关三极管总是工作在 “开” 和“关” 的状态,所以叫开关电源.开关电源实质就是一个振荡电路,这种转换电能的方式,不仅应用在电源电路,在其它的电路应用也很普遍,如液晶显示器的背光电路.日光灯等. 开关电源与变压器相比具有效率高.稳性好.体积小等优点,缺点是功率相对较小,而且会对电路产生高频干扰,变压器反馈式振荡电路,能产生有规律的脉冲电流或电压

http://www.fpga.com.cn/advance/skill/speed.htm http://www.fpga.com.cn/advance/skill/design_skill3.htm 时钟是整个电路最重要.最特殊的信号,系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错:因而明确FPGA设计中决定系统时钟的因素,尽量较小时钟的延时对保证设计的稳定性有非常重要的意义. 1.1 建立时间与保持时间 建立时间(Tsu:

过去,FPGA设计者主要关心时序和面积使用率问题.但随着FPGA不断取代ASSP和ASIC器件,设计者们现正期望能够开发低功耗设计,在设计流程早期就能对功耗进行正确估算,以及管理和对与FPGA相关的各种内部电压及I/O电压排序.电源管理已成为FPGA设计者的一个重要考虑因素,特别是在设计便携式.电池供电的产品时.通过功率监控设计技术能够减少功耗.增强可靠性.降低生产成本,并减少对电源和冷却的要求.设计者可能会面临的与FPGA电源相关的主要问题如下:系统级电源要求是什么?将要消耗多少电流?要求多大

本文转自:自己的微信公众号<数字集成电路设计及EDA教程> 里面主要讲解数字IC前端.后端.DFT.低功耗设计以及验证等相关知识,并且讲解了其中用到的各种EDA工具的教程. 为了纪念,同时考虑到微信公众平台上面发布的很多推文百度搜索不到,所以以后的推文也会在这里进行转载. 数字IC设计中要解决的问题归纳起来其实只有两个:物理问题和时序问题 这两个问题也是令设计者最头痛的问题. 前者包括物理DRC(包括天线效应).LVS.有的可能还包括DFM.这个是Floorplan和布线的时候需要着重主要的问

背景就不介绍了,REINFORCE算法和AC算法是强化学习中基于策略这类的基础算法,这两个算法的算法描述(伪代码)参见Sutton的reinforcement introduction(2nd). AC算法可以看做是在REINFORCE算法基础上扩展的,所以这里我们主要讨论REINFORCE算法中算法描述和实际代码设计中的一些区别,当然这也适用于AC算法: 1.  时序折扣项为什么在实际代码中不加入  REINFORCE算法中是需要对状态动作对出现在episode内的顺序进行折扣加权的,即 γt

最近几天有点忙,所以我们今天来一篇短的,简单地介绍一下数据库设计中的一种模式——Soft Delete. 可以说,该模式毁誉参半,甚至有非常多的人认为该模式是一个Anti-Pattern.因此在本篇文章中,我们不仅仅会对该模式进行介绍,同时也会列出该模式可能导致的一系列问题,以帮助大家正确地决定是否使用该模式. Soft Delete简介 首先先来想一个需求,那就是对用户操作的回滚支持.例如我现在正在用Word编写这篇文章.当我执行了一个错误操作的时候,我仅仅需要键入Ctrl + Z就可以进行回

有朋友建议我偶尔写写技术类的文章,所以我打算开始穿插性的写一些偏技术方面的科普文章,尽量往小白能看懂的方向写,今天我来讲讲UI设计中的48dp定律. 那么先说说什么是dp ?其实对于一个非技术人员要把这个概念完全搞清楚还挺复杂的,所以我们就知道他是干什么用的就好,因为安卓阵营的碎片化,所以会有杂七杂八的不同分辨率的屏幕,但是一个UI人员不可能对不同分辨率把应用的图片都切一遍吧?所以就用dp这个单位,用这个玩意儿可以保证同一个图片在不同分辨率下的屏幕上保持基本相同的物理大小. 说了dp,就得说说p