记得刚毕业出来时就在某台商工作,用的就是allegro,从此上了贼船就下不来了--.其实还用过pcad,protel,powerpcb(以下简称3p,加上pads就4p了,呵呵--).至于mentor和cr5000就实在是没空去用了(有点难度).除去mentor和zuken的软件不说,allegro相对于其它软件还是有其优势的.而贵公司的layout工作难度越大,allegro的优势就越明显. 废话说了一大堆,说说其优点吧(先礼后兵--): 1.拉线是最方便的.像3p的拉线,都不好控制(不是我没

一直有听说“Cadence是这个星球上第一好用的EDA软件”,便想着找机会来学学.正好BeagleboneBlack是用Cadence设计的,而且是开源硬件,原理图和PCB文件可以直接在Wiki上下载到,拿它来学习是最好的啦~ 画原理图 >>收集datasheet.大致了解一下用了哪些芯片,各个芯片的主要功能,然后照着官方给出的设计画. >>在制作引脚比较多的芯片的原理图库时,Cadence家的LibraryBuilder也帮了很大的忙,可以从芯片的datasheet上直接做出原理

1.如何在allegro中取消花焊盘(十字焊盘) set up->design parameter ->shape->edit global dynamic shape parameters->Thermal relief connects ->Thru pins ,Smd pins -> full contact 2.allegro 中如何设置等长 setup -> constraints->electrical->net->routing-&

Allegro PCB 1.如何在allegro中取消花焊盘(十字焊盘) set up->design parameter ->shape->edit global dynamic shape parameters->Thermal relief connects ->Thru pins ,Smd pins -> full contact 2.allegro 中如何设置等长 setup -> constraints->electrical->net-&

使用allegro的友人时对于env文件并不陌生.在我们设计的过程中经常使用env文件设置快捷键从而达到快速拉线的目的.但是新安装的allegro软件中会找不到env文件,因为今天自己碰到了这件事,并且网上的解决方法不明确,所以记录解决方法. allegro软件中的env文件分为系统变量和用户变量,在使用中用户变量的操作优先级大于系统变量的操作优先级,一般系统变量文件夹在X:\Cadence\SPB_17.X\share\pcb\text中,系统变量的env文件内容如下图所示:温馨提示:最好不要

pcb布线时,有时候会从器件的焊盘往外拉线,为了避免出现类似情况 出现锐角焊盘内绕线等等 可在add connect操作下,右键勾选Enhance pad Entry来增强焊盘进入的约束,可有效防止上述情况的出现 具体效果可勾选后在slide(修线)命令下,对线进行操作体会.

Allegro软件主界面下: setup-> user preferences-> display->opengl中选定disable_opengl,即关掉OpenGL后,再重新启动软件,PCB Editor就能正常显示了.

今天遇到一个问题,有用户反应,在site上打开报表,一直loading,出不来结果. 遇到这种问题,我立刻simulate用户使用Filter Condition,问题repro,看来不是偶然事件,通过SQL Server Profile Capture 到执行的查询语句. Step1,奇怪的是,在SSMS中执行,SQL Server 很快返回结果,初步结论是问题可能不是由于SQL Server 造成的(事实证明,我错了). 我的第一反应:是不是network的问题,点击F12,查看Networ

最近智能钥匙产品开发过程中,由于结构装配尺寸的偏差,需要对电路PCB外框OUTLINE进行缩小调整,并且USB插座定位孔改变. Allegro软件在线性绘制方面是有严重缺陷的,想绘制一个异形的板框比较困难.所以还是选择在CAD里面修改好结构,通过导入DXF文件的形式导入新结构到PCB文件当中. 一.按照正常的操作方式,发现DXF文件导入时原始PCB文件就丢失了,Allegro默认倒进dxf文件认为是建立新的电路板,所以这种方式不适合在布好线路的基础上进行outline修改. 二.导入dxf文件时

在ALLEGRO中,建立PCB封装是一件挺复杂的事,而要建立FOOTPRINT,首先要有一个PAD,所以就要新建PADSTACK. 焊盘可以分两种,表贴焊盘和通孔焊盘,表贴焊盘结构相对简单,下面首先分析表贴焊盘的成分: regular pad:常规焊盘,就没什么多说了: thermal relief:热焊盘,它的中文翻译有N多种,但很好理解,就是为了防止散热过快而设计的焊盘: tips:via不需要thermal relief,因为它根本就不用于焊接:  热焊盘对于手工焊的阻散热效果好,对于自动

一.快捷键设置 Allegro可以通过修改env文件来设置快捷键,这对从其它软件如AD或PADS迁移过来的用户来说,可以沿用以前的操作习惯,还是很有意义的. Allegro的变量文件一共有2个:一个是用户变量,一个是全局变量. 查找用户变量文件的位置,可以打开Allegro,在命令窗口里输入:echo$localenv(中间没有空格) ,我的软件是16.6版本,用户变量的文件位置在D:/SPB_Data/pcbenv 如果没有在系统属性里设置首页变量的路径,对于全局变量的位置,固定为软件安装目录

使用Allegro设计PCB板时,查看Status,经常会遇到out of date shapes的警告信息,具体如下: dynamic shape is still out of data or empty.Run out of date shapes Report from status dialog to identify them. 此问题是由于铺铜时有shape没有铺上,产生多余的shape.此问题的常规解决方法如下: 1. 关闭所有层的颜色,仅打开所有层的Bound这一选项的颜色:

1.可以把outline及螺丝孔位置做成单独的mechanical symbol.因为板子外形和螺丝孔位置,多是从机构工程师手里拿来的DXF,新建mechanical symbol后,导入DXF到board geometry-dimension层,然后把外框change到outline层即可. 2.把GND和VCC的rats隐藏起来.额,导入网络之后,屏幕上密密麻麻的rats是不是很闹心.好办!cmgr->properties->net->general properties.横向的栏目

1.设置Gerber导出目录 可以在$Install_Dir/share/pcb/text/env.txt目录里面添加:“set artpath = . ../Gerber/”语句. 其他各种文件夹设置方式类似. 或者在:user preference/file management/output dir/art设置路径,比如,./Gerber,为在工作目录下新建Gerber,生成的Gerber文件存入此文件夹. PS:用Ultra Editor打开文件,不要将格式转换为DOS. 2.封装中修改

首先感谢于博士的60讲的Cadence教学视频,老师讲的还是很有耐心,很细致,谢谢! 目前还只是看到建立PCB封装这一块,正好手头上有个案子在做,边做边学的进度还是要好很多.以前的工作对原理图这一块的东西接触的比较多,PCB这一块说实话,看都不会,所以目前学习的时候总是感觉概念一大推一大堆的,都把人转蒙了. 我是要画一块PCB,首先我要有SYMBOL.我要SYMBOL的话,首先需要绘制SYMBOL的PAD.要画PAD,首相要找到绘制工具,所需资料及理清相关概念! ALLEGRO PCB EDIT

Allegro转换PADS终极篇.....http://www.eda365.com/forum.php?mod=viewthread&tid=86947&fromuid=190625(出处: EDA365 硬件设计.PCB设计论坛) 现有一种比较简便的方法是:用AD导入Allegro的pcb,再将AD的PCB转成PADS,这种方法简单易操作.                                                                         

一.资源 1.网站推荐www.eda365.com,里面有很多有用的东西:当然还有官方代理商的网站http://www.pspice.com.cn/: 2.视频教程:有库源电气的视频教程,还有在www.eda-china.com(有个叫詹书庭的)中的视频教程,这两个视频都是讲的16.5版本的,当然还有于博士的讲的16.2版本的: 3.PCB的步骤和AD还有PADs都一样的,原理图→封装→布局→规则约束→布线→覆铜→生成Gerber: 4.Allegro资源汇总贴:http://www.eda36

本文只讲述使用 Calculator 和 Wizard 功能制作封装,通常学会使用这种方法,通用的标准封装就都可以生成了.下面以一个简单的SOIC-8封装的芯片来说明软件使用方法. 第一步,查找相关datesheet,明确封装具体参数,便于在后面的步骤中核对.如SOIC-8的参数如下图: 第二步,打开LP 软件,点击Caculate-----SMD Caculate,选择栏目中的“SOP”项目,如下图: 第三步,点击OK打开,出现如下所示的模板: 第四步,在pitch(P)项输入1.27,代表引

前言:si的教程市面上是很少的,layout是台湾工程师的强项,还有就是日本人,国人爱用AD. si的教程中靠谱的还是张飞的收费课程,还有华为的资料. Cadence SI 仿真实验步骤如下: 1.熟悉Allegro PCB SI中的设置向导 a)       利用Allegro PCB SI中的设置向导设置印制板叠层信息 b)       利用设置向导确认DC网络 c)       利用设置向导完成器件分类设置 2.在Allegro PCB SI中为器件分配模型 a)       自动分配器件

整理一下在电研院学的si (虽然彩超的si在频率15Mhz以上后,si是失真的.昨晚遇到孔大哥也是这样说的,板级仿真,要layout过硬,然后找到合适的top test point) Allegro PCB SI设计流程包括6个步骤: 1.预布局. 该部分的内容主要是使用Allegro PCB SI中的数据库设置向导完成电路板数据库的正确设置,以确保顺利完成下一步的解空间分析. 2.解空间分析 解空间分析是cadence SI仿真中内容最多的部分,也是最关键的部分.该部分在SigXplorer仿