如何将自己写的verilog模块封装成IP核 (2014-11-21 14:53:29) 转载▼ 标签: 财经 分类: 我的东东 =======================第一篇======================= 如何将自己写的verilog模块封装成IP核 将你的设计制作成BlackBox,也就是网表文件,这样别人看不到你的设计但是可以调用你的模块了.详细的参考信息如下:1. 什么是BlackBox- 一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件

(首先声明本文来自博客园本人原创,转载请说明出处.欢迎关注:http://www.cnblogs.com/mazhaokeng/) 之前我们讲过,Angular分页代码确实不难实现,但是由于在多个路由页码上使用到了分页,要一版一版地进行复制粘贴确实麻烦.倘若代码需要修改,那就满世界乱跑一处处修改. 幸好我们有Angular directive(自定义指令)!Angularjs中内置了很多指令,常用的如ng-repeat.ng-class等等,我们也可以自己定义指令,而且在项目中是非常普遍的.具体

<FPGA最小系统分析与电路设计> 部分节选自<FPGA应用开发入门与典型.pdf > FPGA最小系统包括:FPGA芯片.下载电路.外部时钟.复位电路和电源. 如果使用NIOS II软嵌入式处理器还要包括SDRAM和Flash. )配置管脚 MSEL[1..0]:用于选择配置模式,FPGA有多种配置模式,如主动.被动. 快速.正常.串行.并行等,以此管脚进行选择: DATA0:FPGA串行数据输入,连接置配置芯片的串行数据输出管脚: DCLK:FPGA串行时钟输出,为配置器件提供

SATA主机协议的FPGA实现之物理层设计   接上一篇文章,这里讲解SATA主机协议的物理层的实现过程. 下图是标准SATA协议文档中给出的物理层结构.可以看到它包含控制模块.时钟数据提取单元.同步字符源和同步字符检测模块以及模拟前端几个部分.其中,控制模块负责协调控制整个物理层的逻辑功能,并向上层协议提供控制信号.状态信息接口.时钟数据提取模块从串行数据流中提取时钟数据信息.同步字符源和同步字符检测两个模块负责串并/并串转换过程中的字节对齐.模拟前端包含高速差分数据发送接收器和OOB信号检测

上一篇:基于FPGA的VGA显示设计(一)     参照 CrazyBingo 的 基于FPGA的VGA可移植模块终极设计代码  的工程代码风格,模块化处理了上一篇的代码,并增加了一点其它图形. 顶层模块: /**************************************************** * Module Name : VGA_color_all.v * Author : yllinux 博客:http://www.cnblogs.com/yllinux/ * Targ

上一篇:基于FPGA的VGA显示设计(二) 10月10日 ~ 20日期间实习,令我万万没想到的是实习题目是 “便携式高清电视显示屏测试系统原型设计” 也就是 “基于FPGA的视频显示”. 实习要求用 HDMI 接口显示,其实和VGA显示差不多的就多了两个引脚而已(de 和 hdmi_clk_o).如下图: 虽然感觉做这个没什么意思了,但多多少少还是有一点收获的. (1)锁存一个时钟的数据用作判断 源代码片段例子1: 源代码片段例子2: 我在quartus ii 9.0上随便拉的波形: 原理: h

1. 在Cadence的安装目录里面找了下,发现都没有Altera的FPGA型号的函数库,下面的虽然是ALTERA,但是没有FPGA的器件封装 2. 去intel的官网看能不能下载到,INTEL网址,https://www.altera.com.cn/products/fpga/cyclone-series/cyclone-iv/design-tools.html 3. 找到相应的器件,下载.OLB文件即可.

PGA的硬件设计不同于DSP和ARM系统,比较灵活和自由.只要设计好专用管脚的电路,通用I/O的连接可以自己定义.因此,FPGA的电路设计中会有一些特殊的技巧可以参考. 1. FPGA管脚兼容性设计 FPGA在芯片选项时要尽量选择兼容性好的封装.那么,在硬件电路设计时,就要考虑如何兼容多种芯片的问题.例如,EP2C8Q208C8和EP2C5Q208这两个型号的FPGA.其芯片仅有十几个I/O管脚定义是不同的.在EP2C5Q208芯片上,这几个I/O是通用I/O管脚,而在EP2C8Q208C8芯片

写在前面 本系列博客是本人在学习的过程中搭建学习的记录,如果对你有所帮助那再好不过.如果您有发现错误,请告知我,我会第一时间修改. 前期我不会公开源码,我想是一点点敲代码,不然复制.粘贴那就没意思了.而且很多代码(比如Identity Server4)网上也有很多类似的教程及成熟的框架.这里只是想,知其然,知其所以然,并非重复的造轮子.因为这段时间我发现,自己闷很久写出来的代码,再去看看别人的,会有种恍然大悟的感觉.不是只会用,不知道为什么要这样用. 真的,只看不敲,总是学不会. Demo地址:

概要 由于VHDL编程实现数字电路具有很高的灵活性,为多种不同的思路编写实现同一种功能提供了可能.这些不同的设计思路,在耗费资源,可靠性,速度上也有很大的差异,往往需要我们根据实际需求和资源条件选择适合的设计思路. 正文 本文以十进制1k计数器作为例子,阐述不同的思路最终形成的数字电路的差异性.该十进制的需求输入输出信号如图 作为硬件设计的初学者,可能还会利用软件设计的思路来编写VHDL代码.假设我们在一个高级语言(相对应机器语言)的环境下,实现一个这样的计数器对于程序员来说,最简单不过了.维护

本人从2004年接触fpga开始,至今已经8年了.开发过altera的flex系列和cyclone3系列:开发过xilinx的vii和v5系列.下面谈谈本人对二者的一些不同,以便引起开发者对一些细节上的注意,免得为之付出代价,再走弯路!(1)altera的任意一个管脚都可以连接到这样的sig信号上always @ (posedge(sig)) ……:但是xilinx的fpga不能,只有clk信号才能够分配这样的信号.本人最早使用a公司flex系列的fpga,当fpga和dsp的emif连接时,为

前言 FPGA主要运用于芯片验证.通信.图像处理.显示VGA接口的显示器是最基本的要求了. 原理 首先需要了解 : (1)VGA接口协议:VGA端子_维基百科 .VGA视频传输标准_百度 引脚1 RED 红色视频 引脚2 GREEN 绿色视频 引脚3 BLUE 蓝色视频 引脚4 ID2/RES 过去为屏幕ID比特2:自DDC2起保留 引脚5 GND 接地(水平同步) 引脚6 RED_RTN 红色接回 引脚7 GREEN_RTN 绿色接回 引脚8 BLUE_RTN 蓝色接回 引脚9 KEY/PWR

DDS(Direct Digital Synthesis)是一种把一系列数字信号通过D/A转换器转换成模拟信号的数字合成技术. 它有查表法和计算法两种基本合成方法.在这里主要记录DDS查表法的fpga实现. 查表法:由于ROM查询法结构简单,只需要在ROM中存放不同相位对应的幅度序列,然后通过相位累加器的输出对其寻址,经过数/模转换和低通滤波(LPF)输出便可以得到所需要的模拟信号. 查表法示意图: 设计: 输入:频率控制字f,相位控制字,系统时钟Fclk,复位信号reset 输出:幅度数据do

这里主要放两个代码第一个是正常的不使用状态机的SPI主机代码:第二个是状态机SPI代码 1.不使用状态机:特权同学<深入浅出玩转FPGA>中DIY数码相框部分代码: //////////////////////////////////////////////////////////////////////////////// module spi_ctrl( clk,rst_n, spi_miso,spi_mosi,spi_clk, spi_tx_en,spi_tx_rdy,spi_rx_en

今天要介绍的异步FIFO,可以有不同的读写时钟,即不同的时钟域.由于异步FIFO没有外部地址端口,因此内部采用读写指针并顺序读写,即先写进FIFO的数据先读取(简称先进先出).这里的读写指针是异步的,处理不同的时钟域,而异步FIFO的空满标志位是根据读写指针的情况得到的.为了得到正确的空满标志位,需要对读写指针进行同步.一般情况下,如果一个时钟域的信号直接给另一个时钟域采集,可能会产生亚稳态,亚稳态的产生对设计而言是致命的.为了减少不同时钟域间的亚稳态问题,我们先对它进行两拍寄存同步,如图1所示

DIP中文解释:双列直插式封装.插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种.DIP是最普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等.        PLCC中文解释:外形呈正方形,32脚封装,四周都有管脚,外形尺寸比DIP封装小得多.PLCC封装适合用SMT表面安装技术在PCB上安装布线,具有外形尺寸小.可靠性高的优点. PQFP中文解释:芯片引脚之间距离很小,管脚很细,一般大规模或超大规模集成电路采用这种封装形式,其引脚数一般都在100以上. SOP中

此处设计一个数器,使 学习板上 的 LED 状态每 500ms翻转一次. 学习板上晶振为50MHz,也就是说时钟周期为 20ns , 这样可以计算得出 500ms = 500_000_000ns/20,即需要计数器 计数 25_000_000 次,也就是需要一个至少 25 位的计数器( 位的计数器( 225>25_000_000>224 ).且每当计数次达到需要清零并重新计数. 1.计数器原理        计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是

SPI(Serial Peripheral Interface--串行外设接口)总线系统是一种同步串行外设接口,它可以使MCU与各种外围设备以串行方式进行通信以交换信息.SPI总线可直接与各个厂家生产的多种标准外围器件相连,包括FLASHRAM.网络控制器.LCD显示驱动器.A/D转换器和MCU等. SPI接口是在CPU和外围低速器件之间进行同步串行数据传输,在主器件的移位脉冲下,数据按位传输,高位在前,低位在后,为全双工通信,数据传输速度总体来说比I2C总线要快,速度可达到几Mbps. 1.接

简介 一本为入门图像处理的入门书,另外还教你徒手搭建平台(片上系统),内容请看目录. 注意 为了达到最好的实验的结果,请准备以下硬件. AX301开发板, OV7670摄像模块, VGA接口显示器, 16GB SDHC卡(闪迪),7" 液晶显示器(可选). 开明的心,顽强的毅力,不言败的精神. 贴士 这本教程难度略高,综合能力不好的朋友请先用<概念篇>与<驱动篇I>垫底. 目录 Experiment 01:硬件的魔术秀 Experiment 02:文件系统 - 初始化 E

简介 一本为入门图像处理的入门书,另外还教你徒手搭建平台(片上系统),内容请看目录. 注意 为了达到最好的实验的结果,请准备以下硬件. AX301开发板, OV7670摄像模块, VGA接口显示器, 16GB SDHC卡(闪迪),7" 液晶显示器(可选). 开明的心,坚持的毅力. 贴士 这本教程难度略高,综合能力不好的朋友请先用<概念篇>与<驱动篇I>垫底. 目录 FILE 01:扩展的初衷 FILE 02:细胞模块与细胞库的扩展 FILE 03:接口任务与功能库的扩展

简介 一本为入门图像处理的入门书,另外还教你徒手搭建平台(片上系统),内容请看目录. 注意 为了达到最好的实验的结果,请准备以下硬件. AX301开发板, OV7670摄像模块, VGA接口显示器, 7" 液晶显示器(可选). 开明的心,顽强的毅力,不言败的精神. 贴士 这本教程难度略高,综合能力不好的朋友请先用<概念篇>与<驱动篇I>垫底. 目录 Experiment 01:SDRAM基础模块 - 基础原理 Experiment 02:SDRAM基础模块 - 图像储存模