同志们,根据ALTERA官方FAE(现场应用工程师)的强烈建议,请注意不要随意带电插拔你的JTAG下载接口,否则会损坏FPGA芯片的JTAG口信号管脚.现象:在排除了下载线的问题后,还是不能访问FPGA的JTAG口,那么很有可能你的FPGA芯片的JTAG口已经损坏.此时请用万用表检查TCK,TMS,TDO和Tdi是否和GND短路,如果任何一个信号对地短路则表示JTAG信号管脚已经损坏.原因分析:我们经常为了方便,随意插拔JTAG下载口,在多数情况下不会发生任何问题.仍然有很小的概率因为热插拔而产

使用过程中发现STM32W芯片在驱动液晶SPI液晶时,在调试状态下可以正常工作但在通常运行情况下却没有任何显示! 经查发现我使用的两个端口PC0和PC3的电平很不正常,拉不高. 所以我就怀疑到IO口问题了,因为这两个口正是JTAG所使用的,可能芯片正在调试状态时它可以拉高或者拉低,而没有调试连接的时候它由于默认是处于JTAG模式的,所以IO口操作对它来说无效.致使它只能在调试器有连接时才能工作. 解决方法:初始化PC0和PC3等与JTAG共用的IO口时先把JTAG的功能去掉,使这些端口切换到GP

某些时候,我们在使用Altera FPGA的时候,尤其是涉及SoC系统的时候,通常需要一个串口与PC交互.使用Altera的USB-Blaster免去了外接一个串口.我们可以使用下面所述的IP核通过USB-Blaster将PC的字符传入FPGA或者从FPGA将字符数据发送至PC. alt_jtag_atlantic jtag_uart_alt_jtag_atlantic ( .clk (clk), .r_dat (r_dat), .r_ena (r_ena), .r_val (r_val), .

    排除了下载线的问题后,还是不能访问FPGA的JTAG口,那么很有可能你的FPGA芯片的JTAG口已经损坏.此时请用万用表检查TCK,TMS,TDO和Tdi是否和GND短路,如果任何一个信号对地短路则表示JTAG信号管脚已经损坏.我们经常为了方便,随意插拔JTAG下载口,在多数情况下不会发生任何问题.仍然有很小的概率因为热插拔而产生的JTAG口的静电和浪涌,最终导致FPGA管脚的击穿.有人怀疑是否是D版的USB Blaster或者ByteBlasterII设计简化,去处了保护电路导致的.但

iFPGA-Cable调试器使用说明 全文分为6部分: 第0部分:实物.连线及其驱动安装说明 第1部分:Xilinx JTAG 第2部分:UART 第3部分:Altera JTAG 第4部分:Lattice JTAG 第5部分:相关软件及其Demo附件下载地址 第0部分:实物.连线及其驱动安装说明 基本特性: Channel A为JTAG,电平1.8~5V,在Xilinx 平台(include ISE 13.2+,Vivado),TCK最大时钟频率30MHz: Channel B为UART,电平

处女座,为了板子走线美观,拉线方便,在项目量产前,还更改了原来外设的IO口,埋头苦干一天,移植ok,发现PB3一直不听使唤,好,加班检查代码,检查初始化,时钟,IO对应,然后试PCB板,是否短路,断路等等等,试遍了,纹丝不动,拉不高也拉不低...这是为什么呢,百度一下,才发现,PB3是JTAG口之一,需要把IO重映射为普通IO口使用,于是看着大大神们的帖子,回答,代码中,加入了以下两句话: RCC_APB2PeriphClockCmd(RCC_APB2Periph_AFIO, ENABLE);

大家好,我是豹哥,猎豹的豹,犀利哥的哥.今天豹哥给大家讲的是嵌入式调试里的接口标准JTAG. 在结束<ARM Cortex-M开发文件详解>系列文章之后,豹哥修整了一小段时间,但是讲课的心完全停不下来啊,所以忍不住新开了一个系列文章,叫<ARM Cortex-M调试过程探析>,本文是这个系列文章的第一篇,欢迎各位嵌入式朋友前来围观捧场~~~ 嵌入式开发中,大家免不了需要仿真调试代码,尤其是当应用工程功能逻辑复杂到一定程度时,免不了在写代码时会引入一些逻辑bug,仅靠代码审查有时候并

大家好,我是痞子衡,是正经搞技术的痞子.今天痞子衡给大家讲的是嵌入式调试里的接口标准JTAG. 在结束<ARM Cortex-M文件那些事>系列文章之后,痞子衡休整了一小段时间,但是讲课的心完全停不下来啊,所以忍不住新开了一个系列文章,叫<ARM Cortex-M调试那些事>,本文是这个系列文章的第一篇,欢迎各位嵌入式朋友前来围观捧场~~~ 嵌入式开发中,大家免不了需要仿真调试代码,尤其是当应用工程功能逻辑复杂到一定程度时,免不了在写代码时会引入一些逻辑bug,仅靠代码审查有时候并

前言 下载项目sof文件到开发板中,掉电后会消失:由于开发板有JTAG口,则可以用JTAG固化jic文件到EPCS16芯片中. 流程 1.打开quartus软件并打开convert programming files: 如图示: 2.首先更改文件类型,这里选择jic文件类型,配置器件选择EPCS16(根据自己板子上是啥选择),再更改输出文件名字: 3.点击flash loader,再添加器件(根据板子altera芯片选择): 4.点击sof data,然后添加sof文件: 5.点击generat

Open JTAG Project is an open source hardware and software for a high speed USB JTAG tool. In this site, you can find and download all necesary files to make your JTAG device. The electric schematics, the PCB design including Gerber files, the VHDL pr

背景 配置stm32f103使其完成PWM输出的过程中,在配置GPIO口的时候,按照习惯配置GPIO口的speed为50MHZ,突然就意识到,为什么大部分例程习惯配置为50MHZ,而不是其它值,即有了此文章. 正文 先说说GPIO口speed的问题,这个一般是用来定义GPIO口上升沿或者下降沿的时间,频率越高,上升沿下降沿时间越短,但是其噪音也就越大,因此,如果没有特别的需求,该值应该不要配置太高.在技术手册里,其给了3个速度选择,库函数的相应表现形式如下: /** * @brief Outpu

首先要了解JTAG管脚相关定义,具有JTAG口的芯片都有如下JTAG引脚定义(是相对芯片): TCK——测试时钟输入: TDI——测试数据输入: TDO——测试数据输出: TMS——测试模式选择,TMS用来设置JTAG口处于某种特定的测试模式. 可选引脚TRST——测试复位,输入引脚,低电平有效.   1.大多数正常情况下,一个JTAG上只有一个设备,接法简单许多,只要对号入座就可以,图1 2.如果多个设备都需要用到JTAG时,可以串起来用,串的时候注意: (1).驱动能力问题,线路越长,想必损

前言 本知识翻译收集来自http://www.fpga4fun.com,版权归原网站所有. 1.什么是JTAG:Joint Test Action Group:联合测试工作组 JTAG是一种IEEE标准用来解决板级问题,开发于上个世纪80年代.今天JTAG被用来烧录.debug.探查端口.当然,最原始的使用是边界测试. 边界测试: 举个栗子你有两个芯片,这两个芯片之间连接了很多很多的线,怎么确保这些线之间的连接是OK的呢,用JTAG,它可以控制所有IC的引脚.这叫做芯片边界测试.(没用过) 2.

http://www.jtagtest.com/pinouts/ Pinouts ARM-20 (used with almost all ARM-based microcontrollers) ARM-14 (used as a lower pin-count version of ARM-20) MIPS EJTAG used with all MIPS microcontrollers (mostly embedded devices, can be found on many WiFi

1.JTAG口,JTAG引脚如下定义:  单片机TCK——测试时钟输入,接仿真器7脚  单片机TDI——测试数据输入,接仿真器2脚  单片机TDO——测试数据输出,接仿真器1脚  单片机TMS——测试模式选择,接仿真器5脚  单片机TRST——测试复位,输入引脚,低电平有效(此引脚可选),接仿真器11脚   2. BSW接口  单片机SBWTDIO/RST——测试数据输入输出,接仿真器1脚TDO,其中SBWTDIO和单片机复位RST引脚复用  单片机SBWTCK/TEST——测试时钟,接仿真器7

1.有些时候不想用JTAG口(而用SWJ在线调试),把JTAG暂用的IO通过remap出来使用 2.比如48 pin的STM32F103CBT6单片机: GPIO_PinRemapConfig(GPIO_Remap_SWJ_JTAGDisable , ENABLE);// 改变指定管脚的映射 GPIO_Remap_SWJ_JTAGDisable ,JTAG-DP 禁用 + SW-DP 使能 注意:不要忘记在RCC_Configuration()中开启AFIO时钟,//AFIO时钟RCC_APB2

  关于Xilinx FPGA JTAG下载时菊花链路中的芯片数量 emesjx | 2014-08-13 13:13:30    阅读:1793   发布文章 当一个系统中含有多片(2片以上)Xilinx FPGA.CPLD或PROM(FLASH)时,可采用单一JTAG口以菊花链(Daisy Chain)形式将所有芯片串联起来实现下载编程,如下图所示.这样做有两个好处:(1)可以节省多个JTAG口所占用的PCB空间,特别适合空间有限的嵌入式系统,如小型工业摄像机等:(2)嵌入式系统处于封闭环境

1.SWD的下载口在程序中被禁用,IO口被设置为普通IO口 2.芯片被锁,原因有可能是程序执行了不正确的访问导致芯片被锁 3.供电不正常 4.SWD烧了 解锁原因: 在下载程序的时候有时候会发生错误导致内核停止工作,这就意味着内核被锁,这时候已经无法把程序下载进去了. 解决的办法就是用ISP方式下载程序进去冲刷一遍,然后就好用了. 除非使能了读保护,不然一般不会锁死的.--来自网贴评论 解锁的方法: A. 用JLINK链接,把板子的的BOOT0置高,此时就已经可以识别芯片了,芯片解锁,然后将BO

Q1:我自己做了一块MSP430F149的试验板,以前用下载线进行调试没有出现过问题,但是,最近我每次make后用下载线调试时,总是弹出一个窗口,给我提示:Could not find target status. 然后就死到那儿了,请问这是什么问题呢?A1:检查Jtag口线是否连接正常,如果JTAG口线连接正常,可能是供电不足,目标板加电再测试. Q2:我用的430f22x学习套件,请问在IAR Embedded Workbench 中仿真时如何看程序运行时间.A2:只有软件模拟下可以看, V

初识DSP 1.TI DSP的选型主要考虑处理速度.功耗.程序存储器和数据存储器的容量.片内的资源,如定时器的数量.I/O口数量.中断数量.DMA通道数等.DSP的主要供应商有TI,ADI,Motorola,Lucent和Zilog等,其中TI占有最大的市场份额.TI公司现在主推四大系列DSP1)C5000系列(定点.低功耗):C54X,C54XX,C55X 相比其它系列的主要特点是低功耗,所以最适合个人与便携式上网以及无线通信应用,如手机.PDA.GPS等应用.处理速度在80MIPS--400