1. 标准电阻:RES1.RES2.包裹:AXIAL-0.3至AXIAL-1.0 两port可变电阻器:RES3.RES4.包裹:AXIAL-0.3至AXIAL-1.0 三port可变电阻:RESISTOR TAPPED,POT1,POT2:封装:VR1-VR5 2.电容:CAP(无极性电容).ELECTRO1或ELECTRO2(极性电容).可变电容CAPVAR 封装:无极性电容为RAD-0.1到RAD-0.4,有极性电容为RB.2/.4到RB.5/1.0. 3.二极管:DIODE(普通二极管)

借助绘图软件CAD在Altium Designer中定义不规则PCB外形. 工具/原料 CAD2007 Altium Designer2015 方法/步骤 借助CAD绘制的不规则外形,保存成DXF格式,放在方便查找的位置. 打开Altium Designer2015,选择导入和导出功能,找到DXF文件所在位置点击打开. 选择导入所在层为Keep-Out层设置正确即可,其他选项使用默认的即可. 然后在Altium Designer中,选中自定义的不规则外框,进行PCB板外形定义即可. 注意事项 用

在Altium designer中生成gerbera文件的方法有很多,不同版本,差异行不太大,正如下边链接地址里博主在10版本下的方法,在6.0版本长也是这样 http://blog.sina.com.cn/s/blog_9b9a51990100zyyv.html

一开始以为Altium Designer搜索完成的pcb上的元件用ctrl+f 但是错了,应该是j,c

Contents Language 在原理图中定义差分对 在PCB中查看和管理差分对 在PCB中定义差分对 适用的设计规则 设置设计规则的辖域 使用差分对向导定义规则 差分对布线 包括管脚交换的FPGA设计中全面的差分对支持 差分对中对信号完整性的支持  还可查阅 差分信号系统是采用双绞线进行信号传输的,双绞线中的一条信号线传送原信号,另一条传送的是与原信号反相的信号.差分信号是为了解决信号源和负载之间没有良好的参考地连接而采用的方法,它对电子产品的干扰起到固有的抑制作用.差分信号的另一个优点是

:之前Altium Designer设计图时发现: 它的引脚上有两个三角 双击打开引脚,打开配置: 于是从网上查了一下:http://blog.csdn.net/jbb0523/article/details/7281348 发现: Electrical:电气特性,共有Input,Io,Output,OpenCollector,Passive,HiZ,OpenEmitter,Power八种类型,解释如下: Input: 输入型,作为输入引脚使用: IO :双向型,既可作为输入,又可作为输出引脚:

在PCB板卡制作完毕,为了彰显自己的成就感,可以在PCB空白区域添加几个logo或者说明性的英文(就不要中文了,中文可能PCB厂家做不了). 上图是笔者喜欢在空白区域加一个个性化的二维码,算作是对自己成就的一个小小的肯定.扫一扫有奖哈!!(开玩笑滴). 在进行logo设计之前,需要先下载logo生成插件,可在百度网盘中下载.http://pan.baidu.com/s/1gdhIJfH然后将此文件放到altium 安装路径下的任意位置,可以放到example文件中.然后点击altium软件中的D

1 Signal layer(信号层) 信号层主要用于布置电路板上的导线.Protel 99 SE提供了32个信号层,包括Top layer(顶层),Bottom layer(底层)和30个MidLayer(中间层). 2 Internal plane layer(内部电源/接地层) Protel 99 SE提供了16个内部电源层/接地层.该类型的层仅用于多层板,主要用于布置电源线和接地线.我们称双层板,四层板,六层板,一般指信号层和内部电源/接地层的数目. 3 Mechanical layer

Snap Grid:捕获栅格.指光标移动的最小间隔.Component Grid:元件放置捕获栅格.指放置元件时,元件移动的间隔.Electrical Grid:电气栅格.电气栅格的作用是在移动或放置元件时,当元件与周围电气实体的距离在电气栅格的设置范围内时,元件与电气实体会互相吸住.Visible Grid:可视栅格.该选项可以对栅格类型设定选择Lines和Dots,可以设定第一可视栅格和第二可视栅格的尺寸,在编辑过程中看到的网格就是可视网格.

TDD双向放大器的设计分为三部分:LNA部分.PA部分和控制开关部分.为了调试方便,已经在三个Altium工程里面分别设计了三部分.现在需要合并成一个板子,为了保留已有的布局布线的工作量,采用这个办法可以快速合并工程. 一.对已有的三个工程进行元器件重新标号,并更新到各自的PCB文件中. 1.在原始工程的原理图中,用Tools -> Annotate Schematics(T A),先将元件编号全部恢复为"?",如图: 2.然后重新命名,命名时加上后缀比如10,这样原来的元件编号

1 默认元件库路径 C:\Users\Public\Documents\Altium\AD 10.0.0.20340\Library 2 创建元件原理图库 图2.1 新建schlib 图2.2 绘制元件及引脚 图2.3 新建元件 图2.4 编辑引脚 图2.5 最终效果 3 创建元件PCB封装库 图3.1 新建PCBlib 图3.2 打开PCB元件向导 图3.3 PCB向导 图3.4 配置元件引脚分布及尺寸单位 图3.5 设置焊盘尺寸及焊孔尺寸 图3.6 设置引脚距离及列距离 图3.7 设置芯片边

在布局布线工程中,遇到复杂工程时,难免要进行class和rules的设置,经过试验证明,class和rules的子目录是有优先级的.

如下图 1 所示: Q1. Q2. C1. C2. R1 等等的字符你想统一修改他们的大小.原来是 Text Height( 100mil), Text Width( 12mil),想改成 Text Height( 50mil), Text Width( 6mil)这样的尺寸. 操作方法如下: 1. 点 “ Altium 菜单栏上” 的 “ Edit” ,在下拉菜单里,选择最后一个选项,“ Find Similar Objects ”,如图 2 所示: 2. 这时, 鼠标变成一个十字光标, 选择

在SCH Library的Components中选中你要添加part的器件,tools菜单--new part即可

转载请注明出处:http://blog.csdn.net/qq_26093511/article/details/51751936 1.top solder为助焊层,说白一点就是说,有这个层的地方就没有绿油,如果有线路的地方就喷上锡了,没有线路的地方就是光板,所以很多人把这层以线路层结合用,可以用作上锡处理. 就是想把走线露锡出来,生产的时候,让PCB过波峰焊的时候,沾上锡... 我的做法是:按照平时一样的方法走线(比如顶层toplayer) , 然后在顶部阻焊层(top solder)用走线的

我想你说的应该是altium里的封装管理库吧.1,Tools -> Footprint Manager -> ...2,在Component List里选择要改的器件3,在View and Edit Footprints里改封装:(1)原来有封装则选Edit:(2)原来没有封装则选Add...:4,改好后选Accept Changes(Create ECO)5,弹出菜单,注意检查Modify的内容有没有错6,点Execute Changes7,Close其实你要改的器件肯定是有相同属性的,比如