[前沿]研究生阶段从事于DSP和FPGA技术的相关研究工作,学习并整理了大量的技术资料,包括TI公司的官方文档和网络上的详细笔记,花费了大量的时间和精力总结了前人的工作成果.无奈工作却从事于嵌入式技术开发工作,与通信领域关系不大,它们来源于网络,自己亦觉得应该将它们共享于网络,以便于知识的传承和再生,做出自己应有的贡献. Cache是一种特殊的存储器,它由Cache 存储部件和Cache控制部件组成.Cache 存储部件一般采用与CPU同类型的半导体存储器件,存取速度比内存快几倍甚至十几倍.而C

完整教程下载地址:http://forum.armfly.com/forum.php?mod=viewthread&tid=86980 第23章       STM32H7的MPU内存保护单元(重要) 本章节为大家讲解STM32H7学习中的一个重要知识点MPU(Memory Protection Unit,内存保护单元),早在STM32F1和F4芯片上面也是有这个功能的,但是基本用不上.但是到了H7就得用上了,因为要设置Cache. 23.1 初学者重要提示 23.2 MPU简介 23.3 MP

ARM: STM32F7: hardfault caused by unaligned memory access ARM: STM32F7: 由未对齐的内存访问引起的hardfault异常 Information in this knowledgebase article applies to: 这个知识库文章中的信息适用于: MDK-ARM Version 5 SYMPTOM 症状 If a STM32F7xx microcontroller is used with an external

转载网址:http://blog.sina.com.cn/s/blog_7dbd9c0e01018e4l.html 最近搞了块ST的Cortex-M4处理器,然后下了本文档.分享一下. 针对目前进入大众视野的M0.M3.M4做了如下简单对比,内容来自ARM等官网,这里仅仅是整理了下,看起来更直观点,呵呵. Cortex-M 系列针对成本和功耗敏感的 MCU 和终端应用(如智能测量.人机接口设备.汽车和工业控制系统.大型家用电器.消费性产品和医疗器械)的混合信号设备进行过优化.. 一.比较 Cor

出处:http://www.100ask.org/bbs/forum.php?mod=viewthread&tid=11580&fromuid=5490 正文黑色,代码蓝色,重点标红.   第4课 MMU实验,很多人反映看不懂里面的代码.没关系,这说明你很正常.如果光看视频就能把第4课的代码完全看懂,那你看视频也没什么意义了.     先说几个前提:     1,这一课对新手来说看不看其实关系不大,以后用到的地方也很少:     2,再次强调,光看视频就想把嵌入式Linux学好是不可能的,

keil程序在内部RAM调试的基本步骤网上已经有非常多了,我就不再赘述,大家能够在网上搜到非常多. 可是有些时候内部RAM并不够用,这就须要将程序装入外部RAM中调试,而在这个过程中可能会出现各种各样的问题,在这里我将会把我遇到过的一些问题和须要注意的地方总结一下,希望可以对大家有所帮助. 有错误的地方也希望大神们可以指教,提前表示感谢··· 转载请注明出处:waitig's blog 先介绍下我项目使用的硬件,芯片是LPC1788,外部RAM是MT48LC4M32B2,大小为16M(128Mb

参考: http://www.arm.com/zh/products/processors/instruction-set-architectures/index.php 1.ARM核演变图 2.ARM Cortex 应用处理器 ·         Cortex-A 系列 - 开放式操作系统的高性能处理器 Cortex 应用处理器在先进工艺节点中可实现高达 2GHz+ 标准频率的卓越性能,从而可支持下一代的移动 Internet 设备.这些处理器具有单核和多核种类,最多提供四个具有可选 NEON

1. 前言 本文主要概括的介绍ARMV8体系结构定义了哪些内容,概括的说: ARM体系结构定义了PE的行为,不会定义具体的实现 ARM体系结构也定义了debug体系结构和trace体系结构 ARM体系结构采用RISC指令集 (1)长度一致的寄存器: (2)load/store架构,数据处理操作只能对寄存器内容进行处理,不会直接对内存的内容进行处理: (3)简单寻址方式,load/store地址来源于寄存器或指令域(如立即数) ARM体系结构定义了PE与存储系统的交互 ARMV8体系结构向后兼容,

很多时候我们都会对M0,M0+,M3,M4,M7,arm7,arm9,CORTEX-A系列,或者说AVR,51,PIC等,一头雾水,只知道是架构,不知道具体是什么,有哪些不同?今天查了些资料,来解解惑,不是很详细,但对此有个大体了解.咱先来当下最火的ARM吧 1.ARM ARM即以英国ARM(Advanced RISC Machines)公司的内核芯片作为CPU,同时附加其他外围功能的嵌入式开发板,用以评估内核芯片的功能和研发各科技类企业的产品. ARM 微处理器目前包括下面几个系列,以及其它厂

ARM架构支持跨大范围性能点的实现.ARM处理器的架构简单性导致了非常小的实现,而小的实现意味着设备可以具有非常低的功耗.实现大小.性能和非常低的功耗是ARM体系结构的关键属性. ARM架构是一个精简指令集计算机(RISC)架构,因为它包含了这些RISC架构特性: 一个大的统一寄存器文件 一种加载/存储体系结构,其中数据处理操作只对寄存器内容进行操作,而不是直接对内存内容进行操作. 简单的寻址模式,所有加载/存储地址仅由寄存器内容和指令字段决定 此外,ARM架构还提供: 将移位与算术或逻辑运算相

以下转载自安富莱电子: http://forum.armfly.com/forum.php FreeRTOS 的特点 FreeRTOS 的主要特点如下:1. 支持抢占式调度,合作式调度和时间片调度.2. SafeRTOS 作为 FreeRTOS 的衍生品大大提高了 FreeRTOS 在代码完整性方面的信心.3. 用于低功耗的 Tickless 模式.4. 支持 35 种系统架构.5. FreeRTOS-MPU 支持 M3/M4/M7 内核的 MPU(内存保护单元).6. 设计的简单易用,典型的内

一个处理器达到 200 DMIPS的性能,这是个什么概念? DMIPS全称叫Dhrystone MIPS 这项测试是用来计算同一秒内系统的处理能力,它的单位以百万来计算,也就是(MIPS) 上面的意思也就是,这个处理器测整数计算能力为(200*100万)条指令/秒. MIPSMillion Instructions Per Second的缩写,每秒处理的百万级的机器语言指令数.这是衡量CPU速度的一个指标.像是一个Intel 80386 电脑可以每秒处理3百万到5百万机器语言指令,既我们可以说8

最近在了解Android DRM相关的一些知识,下面转一个ARM大佬分享的内容: 前言 本文简略地介绍了如何在Android下实现DRM(Digital Rights Management, 数字版权管理)以及与其适配的Secure Video Path的要点.希望本文能够省去大家一些阅读代码和文档的时间,帮助接触Android DRM框架不久的朋友.本人在这次Secure Video Path相关的工作之前并没有太多的Android经验:文章中的名词和概念等都是个人翻译而来,有不对的地方请指出

很多时候我们都会对M0,M0+,M3,M4,M7,arm7,arm9,CORTEX-A系列,或者说AVR,51,PIC等,一头雾水,只知道是架构,不知道具体是什么,有哪些不同?今天查了些资料,来解解惑,不是很详细,但对此有个大体了解.咱先来当下最火的ARM吧 1.ARM ARM即以英国ARM(Advanced RISC Machines)公司的内核芯片作为CPU,同时附加其他外围功能的嵌入式开发板,用以评估内核芯片的功能和研发各科技类企业的产品. ARM 微处理器目前包括下面几个系列,以及其它厂

本文转载自:https://blog.csdn.net/juS3Ve/article/details/80035751 摘要 MMU与分页机制 内存区域(内存分ZONE) LinuxBuddy分配算法 CMA(连续内存分配器) 0.    课前阅读 宋宝华:CPU是如何访问到内存的?--MMU最基本原理 http://mp.weixin.qq.com/s/SdsT6Is0VG84WlzcAkNCJA 宋宝华: 用代码切身实践体会meltdown漏洞 http://mp.weixin.qq.com

本篇博客就来细数这几个RTOS的特点.   以下内容均来自官方网站或者官方手册Feature的Google翻译的加了我的一些调整,没有任何主观成分. 1. FreeRTOS   FreeRTOS是专为小型嵌入式系统设计的可扩展的实时内核. 亮点包括: 微小的封装形式. 免费的RTOS调度程序 免费嵌入式软件源代码. 免版税. 抢占式,协作式和混合配置选项,可选时间分片. SafeRTOS衍生产品对代码完整性提供了高度的信心. 包括一个为低功耗应用设计的tickless模式. 可以使用动态或静态分

一.STM32系统结构 要想深刻理解STM32的存储器,需要首先知道STM32的系统结构. 如Figure 1,是STM32系统结构框图. 根据STM32 Reference manual (RM0008)中的描述,如图: 可以得知STM32系统结构的组成,每一个模块更为详细的内容,请参考相关文档. RM0008文档中可以看出,STM32采用的是Cortex-M3内核,因此,有必要了解Cortex-M3的存储器结构. 图中还可以看出,Cortex-M3是通过各个总线和Flash.SROM相连接的

CMSIS-RTOS API是基于Arm®Cortex®-M处理器的设备的通用RTOS接口.CMSIS-RTOS为需要RTOS功能的软件组件提供标准化API,从而为用户和软件行业带来了巨大的好处. CMSIS-RTOS提供许多应用程序或技术(如UML或Java(JVM))所需的基本功能. CMSIS-RTOS API的统一功能集简化了软件组件的共享,减少了学习工作量. 使用CMSIS-RTOS API的中间件组件与RTOS无关.符合CMSIS-RTOS标准的中间件更易于适应. CMSIS-RTO

ARM是英国的芯片设计公司,其最成功的莫过于32位嵌入式CPU核----ARM系列,最常用的是ARM7和ARM9,ARM公司主要提供IP核,就是CPU的内核结构,只包括最核心的部分,并不是完整的处理器. ARM把这个核卖给各大半导体公司,如 Pllips 三星 ,ATMEL 等等,许多公司,甚至Intel.ARM为了对付 8位机市场,最近推出了 Cortex-M3核,STM32就是意大利的意法半导体基于Cortex-M3的32位嵌入式处理器, Cortex_M3核 性价比更高,价格低,可以与8位

STM32 F407 采用 Cortex-M4 的内核,该内核的 Fault 异常可以捕获非法的内存访问和非法的编程行为.Fault异常能够检测到以下几类非法行为: 总线 Fault: 在取址.数据读/写.取中断变量.进入/退出中断时寄存器堆栈操作(入栈/出栈)时检测到内存访问错误. 存储器管理 Fault: 检测到内存访问违反了内存保护单元(MPU, MemoryProtection Unit)定义的区域. 用法 Fault: 检测到未定义的指令异常,未对其的多重加载/存储内存访问.如果使能相

看到有朋友遇到Hard Fault 异常错误,特地找到一篇飞思卡尔工程师写的一片经验帖,定位Hard Fault 异常. Kinetis MCU 采用 Cortex-M4 的内核,该内核的 Fault 异常可以捕获非法的内存访问和非法的编程行为.Fault异常能够检测到以下几类非法行为: ·        总线 Fault:  在取址.数据读/写.取中断变量.进入/退出中断时寄存器堆栈操作(入栈/出栈)时检测到内存访问错误. ·        存储器管理 Fault: 检测到内存访问违反了内存保