工程会接触DFT.需要了解DFT知识,但不需要深入. 三种基本的测试(概念来自参考文档): 1. 边界扫描测试:Boundary Scan Test: 测试目标是IO-PAD,利用JTAG接口互连以方便测试.(jtag接口,实现不同芯片之间的互连.这样可以形成整个系统的可测试性设计) 2. 内建自测试BIST:(模拟IP的关键功能,可以开发BIST设计.一般情况,BIST造成系统复杂度大大增加.memory IP一般自带BIST,简称MBIST) 3. 扫描测试(ATPG)Scan path:

clock gate的cell多采用latch的形式,来实现,尽可能避免glitch的产生. 可以的verilog建模方式: module  cell_ckgate(TE,E,CP,Q) input TE; input E; input CP; output Q; wire E_or; wire E_lat; assign E_or = E | TE; always @(CP or E_or) if (!CP)  begin E_lat <= E_or; end assign Q=E_lat &am

clock gate 这个专题,比较复杂设计DC  PT PR.下面仅仅从RTL行为级说明一下.

学习DIP第3天 傅里叶变换是一个非常大的话题.今天实现了下一维的DFT,兴许将完毕其它傅里叶系的算法实现和实验. DFT公式:                             当中e 是自然对数的底数,i是虚数单位.通常以符号表示这一变换,即                   IDFT公式:                                      记为:                              c语言代码: // // main.c // Four

为了更好的设计一个scan design,一些scan design的rule必须遵循. 1)tristate bus在shift mode下必须保持bus contention: 2)bidirectional IO port在shift mode下,必须force在input或者output: 3)gated clock在shift mode下,必须保证enable: 4)derived clock在shift和capture mode下,最好保持bypass: 5)combinationa

做嵌入式开发,UART几乎是必不可少的,调试串口.GPS.GPRS.Bluetooth等模块很多都是用的UART接口.时下火热的IoT也不乏UART的身影,串口的BLE.WIFI.Zigbee.Lora等等模块,一堆一堆.前一篇提到的NUC972竟然内置了11个UART,也就可以理解了.虽然之前已基于串口做了很多工具软件,如S3C2410的烧录助手.WinCE串口调试助手.GPRS拨号助手.蓝牙模块调试助手等等,但现在搞IoT再弄串口,还是有必要整理一下这方面的知识,毕竟IoT跟教学实验设备甚至

ASIB中的valid信号,有两部分,一部分add产生的地址映射,到main中的default addr.(vect) 一部分由Dmu和Cdas组成,到main中的build. Dmu:interconnect中的power manage unit. 两个输入信号:m0_cactive:来自asib的valid信号和目前的tracker_busy信号,表示目前还有未传完的ourtstanding的transaction. m0_cactive_wakeup:来自master口的新的transac

  参照:http://blog.csdn.net/girlkoo/article/details/45420977 文档参照: <i.MX BSP Porting Guide-2015/12, Rev.0>---------uboot porting steps <E9_TQIMX6Q_V1_20131031.pdf>------------------E9 schematics <E9_User_Manual-V3.1.0>---------------------

AHB 3.0目前不支持security world. AHB到APB的async bridge主要包括三个部分: 1)AHB domain 1)产生信号hactive = HSEL & HTRANS[1]:新的传输地址有效 HTRANS的第一位表示一个新的seq或者连续的transfer HTARNS的第零位表示一个idle或busy的transfer 用ahb的clock,寄存一拍 always @(posedge HCLK or negedge HRESETn) if(!RESETn) e

Report的生成 report_power表示产生power report,update_power表示进行power analysis. report_power命令可以生成四种形式的report, 1)       Power group-based,default的方式. 2)       Cell-based,加入-cell_power的option 还可以加入-sort_by 的option来根据cell_internal_power(default),cell_leakage_po

TCM:Tightly Coupled Memory,连接到RAM等memory中,但是CPU读写速度很快. ECC:Error Checking and Correction PMU:Performance Monitoring Unit VIC:Vectored Interrupt Controller ACP:Accelerator Coherency Port(AXI Coherency Port) 架构:Single Instruction Multiple Data(SIMD) Ve

零.说明 对应代码drivers/mmc/core/host.c,drivers/mmc/core/host.h. 为底层host controller driver实现mmc host的申请以及注册的API等等,以及host相关属性的实现. 一.API总览 1.mmc host分配.注册相关 mmc_alloc_host & mmc_free_host 底层host controller驱动调用,用来分配或者释放一个struct mmc_host结构体,将其于mmc_host_class关联,

一.host相关 1.struct mmc_host struct mmc_host是mmc core由host controller抽象出来的结构体,用于代表一个mmc host控制器. 数据结构如下: struct mmc_host { struct device *parent; // 对应的host controller的device struct device class_dev; // mmc_host的device结构体,会挂在class/mmc_host下 int index;

1.前言 本文主要讲述K64时钟配置相关的内容. 2.clock overview 2.1 clock diagram 2.2 对clock diagram的信号说明 (1)MCG决定哪个clock source用作系统时钟,系统主要的时钟来自于MCGOUTCLK (2)系统时钟源的选择和配置主要由MCG模块控制 (3)时钟分频和clock gate的配置主要SIM模块控制 2.3 device clocks summary 注: 如下为内部时钟需求 1. The core and system

转自:http://blog.csdn.net/hanmengaidudu/article/details/11777501 标准linux休眠过程: l        power management notifiers are executed with PM_SUSPEND_PREPARE l        tasks are frozen l        target system sleep state is announced to the platform-handling co

Android休眠与唤醒驱动流程分析 标准Linux休眠过程: powermanagement notifiers are executed with PM_SUSPEND_PREPARE tasksare frozen targetsystem sleep state is announced to the platform-handling code devicesare suspended platform-specificglobal suspend preparation method

DFT测试中,最重要的部分还是sequential circuit的内部状态的测试. 起初ad hoc的方法用来提高testability,可以提高局部的coverage,但并不是一个系统性的方法. structure的DFT方法,scan design被提出. ah hoc的方法主要是利用一些guide line和practice的经验来replacing bad design,主要的技术有: 1)insert test point; 2)avoid async set/reset for s

现代集成电路的制造工艺越来越先进,但是在生产过程中的制造缺陷也越来越难以控制,甚至一颗小小的PM2.5就可能导致芯片报废,为了能有效的检测出生产中出现的废片,需要用到扫描链测试(scan chain),由此产生了可测性设计即 DFT flow. DFT 第一步是做 scan chain,首先将电路中的普通 DFF 换成 scan DFF: scan DFF 是在原DFF 的输入端增加了一个 MUX,于是多了几个 pin :scan_in,scan_enable,scan_out 换完之后将所有的

       综合技术是提高设计产能的一个很重要的技术,没有综合技术的发展就不可能用HDL实现电路的设计,因为HDL开始是用来供电路仿真建模使用的,到了后来才把其中一部分子集作为可综合的语言,也就是RTL CODE.很多人入门都用HDL做设计,就以为HDL就只是用来做设计的,没有看到HDL最初始的一面,所以在验证时,就无法用好HDL另外一部分强大的功能.有时间还是可以看看Writing Testbench这本书,增强对HDL语言在验证方面作用的了解,也是提高对HDL认识很好的补充.       

1. Boundary Scan A:Boundary scan 顾名思义,是附加在芯片I/O 周边的扫描测试链,它通过专门的测试端口(TAP)访问.在测试模式下,边界扫描链会接管功能逻辑,对I/O进行灵活访问.边界扫描链的结构,测试端口,以及其控制器(TAP Controller),被IEEE定为标准协议(IEEE  1149),  也称做JTAG.   边界扫描链最早应用于印刷电路板上芯片间的互联测试, 后来也广泛应用于生产测试中对芯片管脚的测试. MBIST Memory内建自测试: A: