大家好,我是痞子衡,是正经搞技术的痞子.今天痞子衡给大家介绍的是国内Cortex-M内核MCU厂商高性能产品. 在8/16位中低端MCU领域,国内厂商的本土化产品设计以及超低价特点,使得其与国外大厂竞争时是有优势的,因此国内厂商份额相当之高.但在32位中高性能MCU领域,国外大厂仍有一定的技术领先优势,尤其是高性能MCU产品,国内厂商还需继续追赶. 近些年随着国内大批MCU厂商的崛起(造芯热潮),ARM Cortex-M市场已不再是那几个国外大厂的江湖一统,国产Cortex-M内核MCU的出货量

ARM Cortex-M3相比于ARM其他系列微控制器,具有以下优势或特点: 1. 三级流水线+分支预测 ARM Cortex-M3与ARM7内核一样,采用适合于微控制器应用的三级流水线,但增加了分支预测功能. 现代处理器大多采用指令预取和流水线技术,以提高处理器的指令执行速度.流水线处理器在正常执行指令时,如果碰到分支(跳转)指令,由于指令执行的顺序可能会发生变化,指令预取队列和流水线中的部分指令就可能作废,而需要从新的地址重新取指.执行,这样就会使流水线“断流”,处理器性能因此而受到影响.特

ARM CORTEX-M3 内核架构理解归纳 来源:网络 个人觉得对CM3架构归纳的非常不错,因此转载 基于<ARM-CORTEX M3 权威指南>做学习总结: 在我看来,Cotex-M3内核的主要包括:嵌套向量中断控制器(NVIC),取值单元,指令译码器,算数逻辑单元(ALU),寄存器组,存储器映射(4GB统一编址各区域功能的划分与界定),对于开发者而言,其实主要关注的主要分为三大块: .寄存器组2.地址功能划分映射3.中断机制(NVIC).     )寄存器组 组32位寄存器: R0--R

对于外设中断,如果通过NVIC_DisableIRQ(xxx)关闭对应NVIC里面的使能位,会导致对应中断Pend位置起,如果清除Pend位时不清外设的中断标志位将导致对应Pend位立刻再次置起.所以此时如果符合执行中断服务函数的条件将会一直在中断中无法退出. 其次是NVIC_DisableIRQ (ARM Cortex 微控制器软件接口标准)相关API函数只能操作中断号为非负数的中断(非内核内部异常),因为中断号为负数的中断NVIC里是没有对应使能和清除使能控制位的,只有外部中断才能在NVIC

大家听说过Cortex-M3吗?在嵌入式处理器的世界,cortex-M3是一位人见人爱的后生.它的成本和功耗低,可配置性很高.如今,很多ARM的工程师加入了cortex-M3的学习与开发中,WIZnet一直都是行业的领先者,即将上市的新产品W7200正是加入了cortex-M3处理器的全硬件TCP/IP协议栈芯片,通过利用它的优势,相信会得到更多客户的青睐.下面,广大的嵌入式爱好者可以跟随我们一起来了解cortex-M3,加入到基于这一先进的32位处理器的嵌入式开发学习. Cortex-M3 学

很多时候我们都会对M0,M0+,M3,M4,M7,arm7,arm9,CORTEX-A系列,或者说AVR,51,PIC等,一头雾水,只知道是架构,不知道具体是什么,有哪些不同?今天查了些资料,来解解惑,不是很详细,但对此有个大体了解.咱先来当下最火的ARM吧 1.ARM ARM即以英国ARM(Advanced RISC Machines)公司的内核芯片作为CPU,同时附加其他外围功能的嵌入式开发板,用以评估内核芯片的功能和研发各科技类企业的产品. ARM 微处理器目前包括下面几个系列,以及其它厂

转载自:http://www.cnblogs.com/javado/p/7704579.html 这几天写了一段测试代码,跑在LPC812上面. 很吃惊的发现CPU速度为1M 时钟 串口为12M时钟  原来常测试的是STM32的  一般72M 分了再分.... 搞了半夜才弄明白,写在此处备忘. LPC812 PLL输出为MAINCLK MAINCLK分频得到  CPU  内存等用的时钟 MAINCLK分频得到 USART等外设用的时钟 STM32 PLL输出为SYSCLK   SYSCLK分频得

转自 1. Cortex-M3的异常/中断屏蔽寄存器组 注:只有在特权级下,才允许访问这3个寄存器. 名 字 功能描述 PRIMASK 只有单一比特的寄存器.置为1后,就关掉所有可屏蔽异常,只剩下NMI和硬Fault可以响应.默认值是0,表示没有关闭中断. FAULTMASK 只有单一比特的寄存器.置为1后,只有NMI可以响应.默认值为0,表示没有关异常. BASEPRI 该寄存器最多有9位(由表达优先级的位数决定).定义了被屏蔽优先级的阈值.当它被设置为某个值后,所有优先级号大于等于此值的中断

在使用keil开发STM32应用程序时,点击Build后在Build Output窗口中经常会有如下信息:<ignore_js_op> 以前一直好奇这几个参数和实际使用的STM32芯片中Flash和SRAM的对应关系,于是上网搜了一圈,做如下总结: 这些参数的单位是Byte 图中几个参数分别代表  Code:代码的大小 RO:常量所占空间 RW:程序中已经初始化的变量所占空间 ZI:未初始化的static变量和全局变量以及堆栈所占的空间 上述参数和芯片Flash以及SRAM的对应关系是  Fl

常见的ARM嵌入式学习问答,设计者和学习者最关心的11个问题: 1.          ARM嵌入式是学习硬件好还是学习软件好? 2.          嵌入式软件和硬件,哪一种职位待遇更高?或者说,在设计中哪一个更重要? 3.        学完51单片机后,想买ARM开发板继续学习,是买ARM7还是ARM9? 4.        到底是学习哪种内核:ARM7.CORTEX-M3.CORTEX-M4.ARM9.CORTEX-A8还是CORTEX-A9? 5.        ARM芯片如何选择型

摘要:本文先简单介绍下Fault异常类型,向量表及其代码,异常处理C语言程序,然后详细分析下异常处理汇编函数实现代码. 本文分享自华为云社区<鸿蒙轻内核M核源码分析系列十八 Fault异常处理>,作者:zhushy. Fault异常处理模块与OpenHarmony LiteOS-M内核芯片架构相关,提供对HardFault.MemManage.BusFault.UsageFault等各种故障异常处理.有关Cortex-M芯片相关的知识不在本文讨论,请自行参考<Cortex-M7 Devi

本人编著的<基于STM32的嵌入式系统原理及应用>(ISBN:9787030697974)刚刚在科学出版社出版.这本书花费了半年以上的时间,凝聚了笔者作为高校教师和嵌入式工程师的一些经验,希望对大学生.嵌入式初学者和有一定经验的工程师都有参考和借鉴作用.在写作中尤其注意了不做芯片手册的"搬运工"和"翻译者",试图从开发者和工程师的角度理清知识点之间的逻辑关系,给读者一条清晰的学习路径.写作中尽量做到用生活中的实例来阐述抽象的概念:用工程实例来帮助大家提高

1. STM32命名规则 STM32F105和STM32F107互连型系列微控制器之前,意法半导体已经推出STM32基本型系列.增强型系列.USB基本型系列.增强型系列:新系列产品沿用增强型系列的72MHz处理频率.内存包括64KB到256KB闪存和 20KB到64KB嵌入式SRAM.新系列采用LQFP64.LQFP100和LFBGA100三种封装,不同的封装保持引脚排列一致性,结合STM32平台的设计理念,开发人员通过选择产品可重新优化功能. 存储器.性能和引脚数量,以最小的硬件变化来满足个性

大家好,我是痞子衡,是正经搞技术的痞子.今天痞子衡给大家介绍的是国内Cortex-M内核MCU厂商高主频产品. 在 2021 年初痞子衡写了篇 <盘点国内Cortex-M内核MCU厂商高性能产品>,搜罗了当时市面上主频不低于 96MHz 的 CM 核国产 MCU.如今过去了两年,痞子衡又一次梳理了国产 Cortex-M 内核高主频 MCU 型号,这次标准定高一点,将主频提升到 144MHz.痞子衡仔细查阅了近 80 家国内 MCU 公司官网,找到了如下十二款高主频产品: 一.2021排名回顾

CH32Fx 系列芯片是基于 Cortex-M3 内核设计的微控制器,所以与大部分 ARM 工具和软件兼容. 此外,其外设和硬件设计兼容市场上一些主流微控制器,并在性能和功能上有所增强, 方便用户快速导入,保持操作一致的基础上实现功能丰富化.下表列出了对比其他同级产品的功能异同(CL 版本:同类型产品 105.107 系列) 功能模块 CH32F103 CH32F203C8.CH32F203CB CH32F203大容量 (FLASH 256K) 同级类似产品(非全部) 备注 系统供电 额定电压:

一.CH32Fx系列芯片下载 1.ISP下载: 2.SWD下载 3.脱机烧录器下载: 二.CH32Vx系列芯片下载 1.ISP下载: 2.SWD下载: 3.脱机烧录器下载: 4.CH32V003下载注意事项: 一.CH32Fx系列芯片(文档中添加的文件可以直接右击下载) 1.ISP下载 注意:对CH32F103进行下载时如外接晶振,晶振大小只能使用8M. 具体评估板操作流程以及下载说明可以下载相应芯片的EVT包,查看PUB文件夹下面的评估板说明书.相应芯片的官网链接如下: https://www

在项目处于调试期间,Fault处理程序可能只是一个断点指令,调试器遇到这个指令后停止程序的运行.默认情况下,由于非硬Fault被禁能,所有发生的非Fault都会上访成硬Fault,因此只要在硬Fault处理程序中设置一个断点,就可以观察所有Fault信息.当使用MDK-ARM的RealView编译器时,你可以用下面的C代码替代默认硬Fault处理程序,这段代码检测产品是否连接到一个调试器,只有在连接到一个调试器的情况下,才会执行断点指令. void HardFault_Handler (void

1. 摘要 Cortex-M内核实现了一个高效异常处理模块,可以捕获非法内存访问和数个程序错误条件.本应用笔记从程序员角度描述Cortex-M Fault异常,并且讲述在软件开发周期中的Fault用法. 2. 简介 Cortex-M3(以下简称CM3)和Cortex-M4(以下简称CM4)内核的Fault异常可以捕获非法内存方法和非法编程行为.Fault异常能够检测到以下情况: 总线Fault:在取址.数据读/写.取中断向量.进入/退出中断时寄存器堆栈操作(入栈/出栈)时检测到内存访问错误. 存

    Freertos是一个硬实时内核,支持众多的微处理器架构,我们能够从它的官网(www.freertos.ort)下载它的sourcecode,同一时候也能够看出它支持了几十种的微处理器架构,这些就不罗嗦了.之所以选择研究这个,是应为窥探RTOS内核的内幕一直每个做底层软件开发者的心愿,选择过好几种RTOS但他们有的是须要收费,有的不太成熟也不够系统,有的尽管比較成熟可是系统太大不太适合研究.而freertos就不同了,它除了包括RTOS所须要的主要的东西之外最大的特点就是开源+简单而且支

在<Cortex-M3 Devices Generic User Guide.pdf>中介绍了异常入栈和出栈的情况,详见2.3 Exception model.Cortex-M3内核的寄存器如下. 异常发生时,入栈的寄存器是R0~R3+R12+PC+LR+SP.为啥袒护R0‐R3以及R12呢, R4‐R11就是下等公民?(摘自<Cortex-M3权威指南 >第9章) 原来,在ARM上,有一套的C函数调用标准约定(< C/C++ rocedure Call Standard f