一.前言 网络通信中的PHY芯片接口种类有很多,之前接触过GMII接口的PHY芯片RTL8211EG.但GMII接口数量较多,本文使用RGMII接口的88E1512搭建网络通信系统.这类接口总线位宽小,可以降低电路成本,在实际项目中应用更广泛. 二.从GMII过度到RGMII 先看看GMII和RGMII主要的接口. GMII: 发送 gmii_tx_clk gmii_tx_d[7:0] gmii_tx_en gmii_tx_er 接收 gmii_rx_clk gmii_rx_d[7:0] gmi

原创博客,转载请注明出处:[重新发布,代码开源]FPGA设计千兆以太网MAC(1)——通过MDIO接口配置与检测PHY芯片 - 没落骑士 - 博客园 https://www.cnblogs.com/moluoqishi/p/9118283.html 一.前言 本文设计思想采用明德扬至简设计法.以太网这一高效实用的数据传输方式应用于各个领域,如网络交换设备,高速网络相机等.虽然各FPGA厂商都提供MAC IP核,但大多收费,有时无法破解.不同厂家之间无法移植,而且为了通用性考虑牺牲了效率,因此自己

上一次设计的动态扫描数码管显示电路模型如上,这是一个32位并行数据[31:0]disp_num选通输出并行数据[7:0]select和[7:0]段选的电路.因此需要输出16个信号 而在开发板上的电路与这个的接口不同,如下: 这个开发板设计的fpga只有有三个输出,接到2片级联的74HC595芯片上,并行输出段选和位选数据. 这三个输出分别为:DIO(串行数据),SCLK(与74HC595匹配的时钟信号),RCLK(锁存器使能信号) 因此,想要在这片开发板上控制数码管显示,就得修改代码. 在上一次

第5章        PHY芯片和STM32的MAC基础知识 本章节为大家讲解STM32自带的MAC和PHY芯片的基础知识,为下一章底层驱动的讲解做一个铺垫. 5.1   初学者重要提示 5.2   什么是MAC 5.3    MAC地址 5.4    STM32自带MAC基础知识 5.5   以太网PHY基础知识 5.6   总结 5.1   初学者重要提示 1.学习本章节后,务必学习STM32参考手册中MAC章节的基础知识讲解,非常重要. 2.实际项目中,关于MAC的配置问题,需要大家学习我

本次调试88EE1111 PHY芯片之主要目的主要对应为了将其默认的GMII接口通过配置成RGMII接口.因此,可能本文档涉及到的内容并没有涉及到PHY芯片的88EE1111所有内容. PHY芯片管理接口: 88EE1111芯片可通过硬件设置成两种管理接口,一种就是本文所提的MDIO接口.一种对应的就是Two_Wire_Serial_Interface(TWSI),也就是I2c接口,这不做讨论.主要硬件选择是通过88EE1111的CONFIG[6:0]中的CONFIG[6]配置的Bit2选择,为

在uboot阶段power down掉phy芯片 uenvcmd=mdio 0x800; mmc rescan mdio为uboot支持命令 7:phy芯片地址 0:phy芯片工作模式寄存器地址 0x800: 寄存器的11bit置高为power down模式

一,关于phy芯片 以RTL8211E(G)为例 PHY是IEEE802.3中定义的一个标准模块,STA(station management entity,管理实体,一般为MAC或CPU) 通过SMI(Serial Manage Interface)对PHY的行为.状态进行管理和控制, 而具体管理和控制动作是通过读写PHY内部的寄存器实现的. PHY寄存器的地址空间为5位,从0到31最多可以定义32个寄存器 我所讨论的RTL8211EG地址位是由001 - 111,由硬件配置,不同phy芯片配

本文主要分析MII/RMII/SMII,以及GMII/RGMII/SGMII接口的信号定义,及相关知识,同时本文也对RJ-45接口进行了总结,分析了在10/100模式下和1000M模式下的设计方法. MII接口提供了MAC与PHY之间.PHY与STA(Station Management)之间的互联技术,该接口支持10Mb/s与100Mb/s的数据传输速率,数据传输的位宽为4位. 提到MII,就有可能涉及到RS,PLS,STA等名词术语,下面讲一下他们之间对应的关系. 所谓RS即Reconcil

一 .前言 本文设计思想采用明德扬至简设计法.VGA是最常见的视频显示接口,时序也较为简单.本文从利用显示屏通过VGA方式显示测试图案及静态图片着手带大家接触图像显示应用,算是为后续VGA显示摄像头采集图像以及HDMI高清数字显示方式打个基础. 二.VGA显示原理 关于VGA的详细解释可查看参考文献1,这里主要讲解下根据VGA的分辨率计算时钟频率的方式.以本文使用到的1024*768@60HZ为例. 一帧图像显示周期为Tv,在这段时间内VGA需要扫描806行,每行1344个点.所以每个点的持续周

在看这篇文章之前, 建议先好好读下这篇文章.http://download.csdn.net/detail/angelbosj/8013827. 因为我不太会用 VISio.要是哪位网友能告诉我.怎么能画出上面文档那么好的时序图来,请留言告诉我. 拜谢~ 对于视频接口好多都是这种. 比方 bt1120, 16根数据线和 1根clock. 并行.     a.FPGA 输入时钟模型. 我们能够要求layout的时候, clk 和 数据线之间等长. 这样分析起来会easy. 假设外部芯片是上升沿发送

天时可以自动调整,且具有闰年补偿功能.工作电压宽达2.5-5.5V.采用双电源供电(主电源和备用电源),可设置备用电源充电方式,提供了对后背电源进行涓细电流充电的能力.DS1302的外部引脚分配如下图所示.DS1302用于数据记录,特别是对某些具有特殊意义的数据点的记录上,能实现数据与出现该数据的时间同时记录,因此广泛应用于测量系统中 各引脚的功能为: Vcc1:主电源: Vcc2:备份电源.当Vcc2>Vcc1+0.2V时,由Vcc2向DS1302供电,当Vcc2< Vcc1时,由Vcc1向

目录 前言 4. LED芯片手册分析 4.1 内存管理单元MMU 4.1.1 MMU的功能 4.1.2 TLB的作用 4.2 地址转换函数 4.2.1 ioremap函数 4.2.2 iounmap函数 4.3 LED驱动 4.3.1 配置GPIO时钟 4.3.2 配置引脚复用 4.3.3 引脚属性 4.3.4 引脚控制 前言 参考: <IMX6ULLRM(6ULL用户手册).pdf> 李柱明博客 4. LED芯片手册分析 本章节记录实现LED寄存器配置,芯片手册分析. 4.1 内存管理单元M

SDK V2014.4 PHY 88E1510 PL端以太网,自协商 standalone应用程序 PL端设计,略. 根据PL端生成的hdf,新建项目,采用官方lwip echo server例程.发现运行结果为 -----lwIP TCP echo server ------ TCP packets sent to port 6001 will be echoed back auto-negotiated link speed: 69073 很明显不对. 1.调试发现运行到 xaxiemaci

实验目的:先简单熟悉LCD灯的驱动和时序图的代码实现.设计功能是让LCD显示红绿蓝三种颜色,即三个彩带.本次实验比较容易实现,主要是对LCD驱动时序图的理解和时序参数的配置. 实验条件:1.LCD原理图2020-12-17-HXH_ESP32_E1. 2.所用开发板用户手册:GW1NSR-LV4CQN48PC7I6_V1.1开发板用户手册 3.LCD的数据手册:SC7283(确定LCD驱动设计的引脚和时序控制) 注释:第一项和第二项结合是为了,分配LCD和FPGA的引脚.一般用PDF软件Adob

步进电机 步进电机是将电脉冲信号转变为角位移或线位移的开环控制电机,是现代数字程序控制系统中的主要执行元件,应用极为广泛.在非超载的情况下,电机的转速.停止的位置只取决于脉冲信号的频率和脉冲数,而不受负载变化的影响,当步进驱动器接收到一个脉冲信号,它就驱动步进电机按设定的方向转动一个固定的角度,称为“步距角”,它的旋转是以固定的角度一步一步运行的.可以通过控制脉冲个数来控制角位移量,从而达到准确定位的目的:同时可以通过控制脉冲频率来控制电机转动的速度和加速度,从而达到调速的目的. 五线四相步进电

学习VGA显示图片的过程中,遇到了一个小问题,我在显示屏上开了一个60x60的框,放了一张图片进去显示,但是最终的结果如下图所示. 出现了一个竖黑边,看了看代码,分析了一下逻辑没问题,然而看这个显示那肯定是有问题的,然后仿真了一下看看,时序图如下. 正确的时序 错误的时序 我这是的是当行计数器记到200和场计数器记到200的时候显示ROM中的数据,在显示屏中开出一个60x60的正方形显示区域,对比上两幅图可得,第二幅图在当行计数器计数到200的时候lcd_data本应该是ROM里的数据,但是却输

1. 5509A有3个MCBSP模块,其中模块MCBSP可以配置成SPI模式,不过实际使用的时候需要把CLKX1和CLKR1接在一起,暂时没搞明白原因 MCBSP有6个引脚,DR0 RX0 作为数据的输入输出,CLKX0 CLKR0 发送和接收时钟,FSR0 FSX0发送和接收帧同步. 2. 刚开始搞得没有波形,对比其他工程,发现我犯了两个错误,第一如下,工程设置里面的宏定义错误,应该是CHIP_5509A 其次库也是csl5509ax.lib,这样的话工程就不用再另外添加了. 3. 看下波形,

1.MAC控制器.网卡.PHY.MDIO.mii.gmii.rgmii概念扫盲 网卡在功能上包含OSI模型的两个层,数据链路层和物理层.物理层定义了数据传送与接收所需要的电与光信号.线路状态.时钟基准.数据编码和电路等,并向数据链路层设备提供标准接口.数据链路层则提供寻址机构.数据帧的构建.数据差错检查.传送控制.向网络层提供标准的数据接口等功能.网卡中负责数据链路的芯片叫做MAC控制器,负责物理层的芯片叫做PHY.所以,一个网卡由MAC控制器和PHY组成. MAC控制器与PHY连接使用MII(

1.MII/RMII/SMI接口连接和配置 SMI又称站点管理接口,用于cpu与外置PHY芯片通讯,配置相关参数,包含MDC和MDIO两个管脚(CPU上有对应引脚,当然用普通GPIO口模拟SMI管理也是可行的,不过按照固定时序写入和读取数据).‘ MII和RMII则是是两种不同的以太网数据传输接口,因为RMII在使用更少接口的情况下具有MII相同的功效,其中MII如下图连接即可: 特别注意:RMII模式下REF_CLK要连接CPU的MCO引脚,且MCO输出时钟应为50MHz. 这里说下我最近遇到

1基础理论部分 VGA(video graphics array)即视频图形阵列,是IBM在1987年随PS/2一起推出的使用模拟信号的一种视频传输标准.VGA相比与现在的视频传输接口来说已经过时,不过作为最低标准,基本上制造商都会接入此接口,图11.1是常见的VGA接口. 图11.1 VGA接口 对于VGA15个引脚的相关说明,如下图所示. 图11.2 VGA引脚说明 大家做实验的时候,可能会有一个误区,那就是做实验时直接把实验板的VGA接口接到笔记本电脑上,还兴高采烈的等待着显示图像,殊不知