把看到的关于存储的一些东西整理一下,有些话来自于网友,所以还是那句话,看到的人要带着自己的思考去看,记住尽信书不如无书,fighting!!! 一.基本概念 最熟悉的两个词语应该是RAM与ROM,RAM(Random Access Memory)的全名为随机存取记忆体,它相当于PC机上的移动存储,用来存储和保存数据的.它在任何时候都可以读写,RAM通常是作为操作系统或其他正在运行程序的临时存储介质,它的一切都是最好的,唯一缺点断电一切东西都没有了.一般情况下,现在移动设备也多了,我们叫它内存,更

本次设计的工具和源码在:http://download.csdn.net/detail/noticeable/9914766 课程目的:调用quartus II提供的rom(read only memory)进行系统项目设计 实验现象:将一组固定的波形数据以MIF的格式存储于fpga中使用IP核构建的片上ROM中,开发板上电后,系统从ROM 中读取数据,并将数据通过I/O口输出,使用signal TAP II取I/O口输出的数据,即可得到三角波形:并通过quartus II提供的in syste

问题: 从他人处下载的ISE工程,打开dw51的ROM IP核,无配置信息,为block memory generator的初始配置,并显示无法找到coe文件 原因:ROM配置过程中的部分内容丢失导致无法打开原始配置 解决方案, 1.依据参数重新配置ROM 2.在原路径如D:\mems_mirror_ctrl_hdmi_720p_sq_ds\02.IP\dw8051\software\sert.coe放入名为sert.coe文件,再次打开IP core便可以看到相关配置信息,重新修改coe路径,

用Quartus Prime 15.1调用modelSIM进行RTL仿真,modelSIM的transcript框框总是有Failed to Open Readmem File提示. 错误原因:IP核参数设定的Megawizard界面,HEX文件(或MIF文件)路径的写法是正斜杠/,windows下要用反斜杠. 解决办法:将路径的/全部改成\即可.

mif文件的格式 width= depth= address_radix= data_radix= content begin 00:    ; 01:   ; 02:   ; .... end; 关于address_radix和data_radix可用的格式 you can specify data radixes as binary (BIN), hexadecimal (HEX), octal (OCT), signed decimal (DEC), or unsigned decimal

十.MC8051软核在FPGA上的使用 本教程内容力求以详细的步骤和讲解让读者以最快的方式学会 MC8051 IP core 的应用以及相关设计软件的使用,并激起读者对 SOPC 技术的兴趣.本实验重点讲 8051Core 的应用,并通过一个简单 C51 程序对 51Core 进行硬件测试. 本实验教程的内容编排如下: 第 1 章简单的描述了 MC8051 IP core 的基本结构及一些应用说明. 第 2 章详细的介绍 8051Core 综合.编译应用.包括 Quartus II软件的基本应用

=======================>>>>> 一.ROM核调用:==================>>>>> =======================>>>>> =======================>>>>> 二.ROM表的生成:==================>>>>> =======================>

简介本文主要介绍了博主在阅读天野英晴主编的<FPGA 原理和结构>一书时的读书笔记,方便更好的了解和入门 FPGA.本博客图片均来自于参考文献 [1]. FPGA 特性和粒度FPGA 是一种可编程的逻辑器件,用来实现任意逻辑电路的集成电路.FPGA 有如下几种要素: 逻辑要素:乘积项,查找表,数据选择器等.输入/输出要素:连接 FPGA I/O 引脚和内部布线要素.布线要素:各种块之间的连接部分,形成通路.其他要素:逻辑块,开关块,连接块,I/O 块,他们都由配置存储单元控制,还有一些硬核电路

一.说明: 功能:AM调制 平台:Vivado 2016.4 和 Matlab R2017a 二.原理: 1. AM调制原理 AM已调信号的时域表达式: 已调信号的频域表达式: 本质上AM调制就是频谱的搬移. AM调制的系统框图 将调制信号加上一个直流分量,保证信号的最小值大于零,然后再和载波相乘,得到已调信号. 三.AM调制的FPGA实现 1.产生调制信号和载波信号 调用ROM IP核在FPGA内部产生两路余弦信号,其中一路信号用于模拟外部输入的调制信号,另一路用作载波信号. 在配置ROM I

一.说明: 功能:AM解调 平台:Vivado 2016.4 和 Matlab R2017a 二.原理: 1.AM解调原理 模拟电路中采用"包络检波"的方法: 数字电路中采用类似的方法: 先将已调信号取绝对值,再经过低通滤波器,滤除高频分量(经AM调制的信号包含两个高频分量:载波频率+/-调制信号频率,因此低通滤波器的截止频率小于两个高频分量就可以),得到的就是叠加了直流分量的调制信号,去直流后便可以得到调制信号. 三.AM解调的FPGA实现 1.将已调制的AM信号取绝对值 关于AM信

点击标题即可进入相关随笔. DE-SOC开发板VrilogHDL开发相关部分: (本过程需要Verilog HDL 的基本语言基础) 1.FPGA的发展史及FPGA 的基础架构 2.首先看一下友晶DE-SOC开发板的user manual 3.用VerilogHDL设计一个与门逻辑,并进行前仿和后仿 4.点亮一个LED灯 5.3-8 译码器的设计 6.计数器设计与应用 7.利用IP核设计高性能的计数器 8.设计一个BCD码计数器. 9.用一个例子来学习阻塞赋值和非阻塞赋值 10.状态机的设计实例

PIC:Peripheral Interface Controller. FPGA:Field Programmable Gate Array. 关于二者: 区别: FPGA是逻辑门器件,可以配置成为并行逻辑模块.FPGA最大优点是并行处理.例如构建一百个与非门,FPGA可以在一个周期同时完成信号输出.PIC是controller类型,执行process,例如C语言程序.之所以称之为process,是因为这个程序是一条接着一条执行的,无法同时执行.所以即使可以给100个信号求与非,它们的输出也是

一.简介       DDS技术最初是作为频率合成技术提出的,由于其易于控制,相位连续,输出频率稳定度高,分辨率高, 频率转换速度快等优点,现在被广泛应用于任意波形发生器(AWG).基于DDS技术的任意波形发生器用高速存储器作为查找表,通过高速D/A转换器来合成出存储在存储器内的波形.所以它不仅能产生正弦.余弦.方波.三角波和锯齿波等常见波形,而且还可以利用各种编辑手段,产生传统函数发生器所不能产生的真正意义上的任意波形. 二.原理     根据傅立叶变换定理可知,任何周期信号都可以分解为一系列

EEPROM,虽然也叫“非易失性数据存储器”,但它不能直接参与ALU运算,只是用于掉电不丢失的数据存储. EEPROM和片内RAM 类似,也属于数据存储器,它的特点是数据掉电可保持,而程序存储器一般指ROM,用于存储用户程序代码. EEPROM和FLASH基本都是非易失性存储器.EEPROM应属于数据存储器,但是它制造工艺和FLASH更近似. FLASH是用于存储程序代码的,有些场合也可能用它来保存数据,当然前提是该单片机的FLASH工艺是可以自写的(运行中可擦写),但要注意FLASH的擦写次数

网上有人说.现在的FPGA,ARM功能已经强大到无需DSP协助处理了,未来DSP会不会消声灭迹?是DSP取代FPGA和ARM,还是ARM,FPGA取代DSP呢?担心好不容易学精了DSP,结果DSP变成了历史. ARM具有比较强的事务管理功能,可以用来跑界面以及应用程序等,其优势主要体现在控制方面:而DSP主要是用来计算的,主要用在算法方面,比如进行加密解密.调制解调等,优势是强大的数据处理能力和较高的运行速度:FPGA可编程,灵活性强,并行处理能力非常强.由于能够进行编程.除错.再编程和重复操作

前言:之前笔者的试用博文提到安富利这块板子非常适合MicroBlaze开发,同时网上关于MicroBlaze的资料非常少(或含糊不清),没有一篇能完整介绍VIVADO SDK的设计流程,所以笔者带来这篇博文以供参考. 实验平台:Avnet-Artix-7 50T 开发套件/其它硬件也可以EDK:Vivado 2015.2SDK:Xilinx SDK 2015.2 实验内容:创建一个简单的MicroBlaze,实现板上LED流水灯和串口功能. 实验步骤:(一)        EDK部分1.    

2018年上半年对于中国半导体行业而言是多事之秋,发生了几件让国人深入思考的大事.我作为IC产业的逃兵,最近也在思考很多的问题,包括资本市场.集成电路行业和研究所的一些不成熟的想法. 2008年进入华中科技大学电子系,中科院半导体所毕业后进入联发科从事手机芯片开发(没错,就是卖的不怎么好的X30).离开MTK之前有一段小插曲,招我进联发科的老大后来自己出来创业做安防芯片,当时喊我去他的团队,其实从一个技术员工或者说前途上看,选择前老大公司是确定无疑最好的出路(优秀的老大,出色的技术,看得见估值增

采用线性逼近法结合32段线性查找表的方式来实现1/z的计算. 首先将1/32-1/64的定点化数据存放到ROM中,ROM中存放的是扩大了2^20 次方的数字四舍五入后的整数部分.n值越大,精度越大,误差越小.这里取n=20: ROM中存储的数据是1/(32+i)*2^20的四舍五入的整数部分. 32-64间的数据可以通过查表来实现,其他的数据则采用的是线性逼近的方法. 线性逼近的步骤为: 1.确定最高非零比特位的位置 2.对z进行左移或者右移,得到zp 3.zp查找ROM,得到1/zp,以及1/

前言 项目算法需求,需要将RGB彩色图像转换为灰度图像,算法原理是很简单的,但是对于刚接触FPGA的宝宝来说,进行时序的设计和调试还是不那么容易的,为了省事儿,就按照上一篇中值滤波(http://www.cnblogs.com/happyamyhope/p/5577898.html)的结构进行设计.开始的开始,只能根据已经做好的设计照葫芦画瓢,否则调试还是很繁琐的,主要是因为目前还是掌握不了时序设计的精髓和思路,慢慢来吧. 实验步骤: 1.实验原理介绍: 2.编写各模块的代码: 3.调试仿真,并

前言 项目需要,想要实现算法中的其中一步即中值滤波,同时,因为图像处理部分中值滤波相对来说还是比较简单的,将中值滤波的硬件实现作为进入FPGA领域的第一次尝试.虽然说网上有较多关于中值滤波的文档,可是说实话,其一没有详细地讲解实现方法及原因,其二没有关于完整过程的叙述,其三有些网站上有代码但是下载下来几乎没有用,因为你根本看不明白,俗话说得好,吃别人嚼过的馍真tm的没味儿还会难受.所以,还是需要自己静下心来分析原理.设计模块.编写实现以及仿真调试.对于FPGA新手来说,前三部分还能自己慢慢摸索,

一个处理器达到 200 DMIPS的性能,这是个什么概念? DMIPS全称叫Dhrystone MIPS 这项测试是用来计算同一秒内系统的处理能力,它的单位以百万来计算,也就是(MIPS) 上面的意思也就是,这个处理器测整数计算能力为(200*100万)条指令/秒. MIPSMillion Instructions Per Second的缩写,每秒处理的百万级的机器语言指令数.这是衡量CPU速度的一个指标.像是一个Intel 80386 电脑可以每秒处理3百万到5百万机器语言指令,既我们可以说8