在用DCM这个IP核时,它的输入时钟为全局时钟引脚输入,输出有两种情况,第一,可以直接接在全局时钟引脚:第二,可以通过ODDR2原语接在普通IO引脚:说下第二种是怎么用的: DCM DCM_INST ( .CLKIN ( CLKIN ), .CLKOUT ( clkout_w) ); 如果clkout_w要接到普通IO引脚,则需要通过ODDR2原语,如下所示: wire  clkout_w; ODDR2 #( .DDR_ALIGNMENT("NONE"), //sets output

原创 by DeeZeng FPGA 的 CLK pin 是否可以用作普通输入 ,输出或双向IO 使用?    这些专用Clock input pin 是否可以当作 inout用,需要看FPGA是否支持. 像cyclone V的CLK in 同时支持 作为普通的 inout 而有些FPGA则不支持   那我们可以如何确认是否支持呢? 可以查看 FPGA 的pinout Excel 数据表 https://www.intel.com/content/www/us/en/programmable/s

主要参考了https://www.eefocus.com/liu1teng/blog/12-02/237897_4533d.html .Xilinx UG471.UG472以及Xilinx Forum上的一些问答,在此一并表示感谢. ------------------------------------------------------------------------------------------------------ 本文主要用来随意记录一下最近在为手头的FPGA项目做约束文件

需要用到外设的重映射功能时才需要使能AFIO的时钟,包括外部中断. 外部中断(EXTI)中与AFIO有关的寄存器是AFIO-EXTICR1.2.3,它们是用来选择EXTIx外部中断的输入脚之用. 举例:重映射USART2USART2的TX/RX在PA.2/3 PA.2已经被Timer2的channel3使用需要把USART2的TX/RX重映射到PD.5/6库函数的调用 (1)使能被重新映射到的I/O端口时钟 RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOD,

首先是看到FPGA在配置的时候有三种不同的电VCCINT .VCCIO VCCA,于是就查了下有什么不同: FPGA一般会有许多引脚,那它们都有什么用呢? VCCINT为施加于 FPGA 内核逻辑的电压,典型的电压为1.2 V.1.5 V.1.8 V.2.5 V和3V,电流可达12A(?) 专用引脚和用户引脚 FPGA引脚分为两类:专用引脚和用户自定义引脚 专用引脚大概占FPGA引脚数的20%~30%,也就是说其硬件编码都是为了实现专用功能而编写的. 而专用引脚又分为以下3个子类: 电源引脚:接

在manaul mode中选择PLL PLL的输入时钟可以是全局时钟,也可以是普通IO引脚. 1.PLL的输入时钟是全局时钟的情况. pll_xx pll_xx ( .clkin ( clkin ), .clkout ( clkout ) ); 其中clkin为全局时钟输入,在IP核中的设置需要注意SOURCE里的区别,如下所示; 在这种情况下,选择Single ended clock capable pin. 同时,clkout通过ODDR2输出clk_div,这时的clk_div可以接到普通

IO资源 IO是与外界沟通和控制的通道,fpga提供了丰富的IO和一些实用的特性. 本文简要的将主要的特性摘录下来做设计参考用.具体参数参考handbook. 第一部分:IO特性概述 -----通过软件的灵活配置,可适应不同的电器标准与I/O物理特性:可以调整匹配阻抗特性,上下拉电阻:可以调整输出驱动电流的大小等. 可编程上拉(Each Cyclone II device I/O pin provides an optional programmable pull-up resistor dur

最近在做万年历,用到实时时钟DS1302模块,花了两天时间看资料和写驱动,想记录一下我的学习经过,顺便做一下总结. 首先就是在图书馆查各种资料,于是查到的大多是这些,主要时硬件方面的资料: 其实能查到很多资料,但是能为我们所用的不是很多.在使用一个芯片时,我一般时按照一下步骤去学习: 1.芯片介绍: 2.查看引脚定义: 3.外围电路 4.分析时序图: 5.模仿着编写驱动程序,然后自己动手写驱动. 6.实现功能. 下面我就按照这个顺序去学习这款芯片: 一.芯片介绍 DS1302是DALLAS(达拉

目录 DS1302.h源代码 DS1302.c源代码 DS1302.h源代码 /** ****************************************************************************** * @file DS1302.h * @author Velscode * @email velscode@gmail.com * @version 学习完全版 1.0 * @brief 基于STM32F1x的时钟芯片DS1302驱动 **********

第15章     RCC—使用HSE/HSI配置时钟 全套200集视频教程和1000页PDF教程请到秉火论坛下载:www.firebbs.cn 野火视频教程优酷观看网址:http://i.youku.com/firege 本章参考资料:<STM32F4xx中文参考手册>RCC章节. 学习本章时,配合<STM32F4xx中文参考手册>RCC章节一起阅读,效果会更佳,特别是涉及到寄存器说明的部分. RCC :reset clock control  复位和时钟控制器.本章我们主要讲解时

Ⅰ.写在前面 学习本文之前可以查看我前面的文章: STM32CubeMX介绍.下载与安装 STM32CubeMX使用方法及功能介绍 本文接着上一篇文章结合基本IO配置实例,讲述关于STM32CubeMX新建工程的过程.最终通过STM32CubeMX工具配置完成一个驱动IO(点亮LED)的软件工程,也就是通过STM32CubeMX配置完成之后,打开工程直接下载就能点亮LED的工程. 本文使用Keil(MDK-ARM) V5软件为编译环境,如果你没有安装最新版本的软件,请安装最新版本的软件,具体过程

第15章     RCC—使用HSE/HSI配置时钟 全套200集视频教程和1000页PDF教程请到秉火论坛下载:www.firebbs.cn 野火视频教程优酷观看网址:http://i.youku.com/firege 本章参考资料:<STM32F4xx中文参考手册>RCC章节. 学习本章时,配合<STM32F4xx中文参考手册>RCC章节一起阅读,效果会更佳,特别是涉及到寄存器说明的部分. RCC :reset clock control  复位和时钟控制器.本章我们主要讲解时

1.   时钟资源概述 时钟设施提供了一系列的低电容.低抖动的互联线,这些互联线非常适合于传输高频信号.最大量减小时钟抖动.这些连线资源可以和DCM.PLL等实现连接. 每一种Spartan-6芯片提供16个高速.低抖动的全局时钟资源用于优化性能:这些资源可以背Xilinx工具自动地使用,即使时钟频率相对较低,使用时钟资源来消除潜在的时序冒险仍然是十分重要的, 每一个Spartan-6 FPGA提供40个超高速.低抖动的IO局部时钟资源(32个BUFIO2S和8个BUFPLL)这些IO局部时钟资

1.   Spartan-6系列封装概述 Spartan-6系列具有低成本.省空间的封装形式,能使用户引脚密度最大化.所有Spartan-6 LX器件之间的引脚分配是兼容的,所有Spartan-6 LXT器件之间的引脚分配是兼容的,但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的. 表格 1Spartan-6系列FPGA封装 2.   Spartan-6系列引脚分配及功能详述 Spartan-6系列有自己的专用引脚,这些引脚是不能作为Select IO使用的,

很多人做了很久的FPGA,知道怎么去给信号分配引脚,却对这些引脚的功能及其资源限制知之甚少:在第一章里对Zynq7000系列的系统框架进行了分析和论述,对Zynq7000系列的基本资源和概念有了大致的认识,然而要很好地进行硬件设计,还必须了解芯片的引脚特性,以确定其是否符合我们的选型要求,这些要求包括GTX引脚数目.select IO引脚数目.select IO引脚的资源配置情况.PS IO的数目及类型等. 1.       Zynq7000系列引脚分类 Zynq7000系列引脚的分类是确定的,

刚开始学习一款单片机的时候一般都是从操作IO口开始的,所以我也一样,先是弄个流水灯. 刚开始我对STM32的认识不够,以为是跟51单片机类似,可以直接操作端口,可是LED灯却没反应,于是乎,仔细查看资料发现,原来对于ARM,不管你要操作哪个IO口,都要先配置IO口. 不过对于普通的IO口的应用,配置会比较简单,主要就以下几个步骤: 1.打开相应IO口的时钟: 2.打开IO口相应引脚位: 3.配置IO口的模式: 4.初始化IO端口. 对于STM32的IO口可以根据需要由软件配置成8种模式: (1)

https://wenku.baidu.com/view/441549fef111f18582d05a70.html 全局时钟是最简单的最可预测的时钟,时钟方案:有专用的时钟输入(提供最短的始终输出延时)引脚驱动单个主时钟去控制设计项目中的每个触发器. 时钟的扇入扇出数量的处理方法: 对于全局时钟资源而言,其可以有较大时钟扇出,但对于普通的GPIO,不能太大数量的扇出,因为数量越多的话,时钟到达各期间之间的时间就不一致了,差距太大会导致时序错乱.因此我们可以采用其自带的IP核ALTCLKCTRL

我们先来看下效果 74HC595是常用的串转并芯片,支持芯片级联实现少量IO口控制多个IO口输出功能 14脚:DS,串行数据输入引脚 13脚:OE, 输出使能控制脚,它是低电才使能输出,所以接GND 12脚:STCP,存储寄存器时钟输入引脚.上升沿时,数据从移位寄存器转存带存储寄存器. 11脚:SHCP,移位寄存器时钟引脚,上升沿时,移位寄存器中的bit 数据整体后移,并接受新的bit(从SER输入). 10脚:MR,低电平时,清空移位寄存器中已有的bit数据,一般不用,接 高电平即可. 9 脚

转载来源 :http://blog.csdn.net/fushiqianxun/article/details/7926442 [原创]:我来添两句,就是很多同学(包括我)之前搞低端单片机,到了stm32发现竟然要老是配置时钟,不知道为毛要这样,请看这篇博文. 所有寄存器都需要时钟才能配置吧,寄存器是由D触发器组成的,只有送来了时钟,触发器才能被改写值. 任何MCU的任何外设都需要有时钟,8051也是如此:STM32为了让用户更好地掌握功耗,对每个外设的时钟都设置了开关,让用户可以精确地控制,关

STM32的每个IO端口都有7个寄存器来控制.他们是:CRH CRL IDR ODR BSRR BRR LCKR.我们常用的IO端口寄存器位CRL CRH IDR ODR.CRL CRH控制着每个IO口的模式及输出速率.CRL控制着每组IO端口(A-G)的低8位的模式.CRH控制着每组IO端口(A-G)的高8位的模式.几个常用的配置,0x0表示模拟输入模式,0x3表示推挽输出模式(做输出口用,50M速率).0x8表示上/下拉输入模式(做输入口用).0xB表示复用输出(使用IO口的第二功能.50M