菊花链 在电气和电子工程中,菊花链是一种布线方案,其中多个设备按顺序或环形连接在一起.相邻设备才能通信.菊花链可用于电源,模拟信号,数字数据或其组合. 但是由于菊花链的串联特性,如果任何一个设备从链路中移走,则链路便断裂开 如下为一个简单示例 集成电路的JTAG菊花链 大多数数字处理器均带有JTAG接口,方便设计人员对处理器进行在线调试与程序下载.当信息处理单体机箱内存在多个带JTAG接口的处理器时,传统的设计方法是将每个附加卡上对应处理器的JTAG接口引出,独立对各个附加卡中的处理器进行软件调

大家好,我是豹哥,猎豹的豹,犀利哥的哥.今天豹哥给大家讲的是嵌入式调试里的接口标准JTAG. 在结束<ARM Cortex-M开发文件详解>系列文章之后,豹哥修整了一小段时间,但是讲课的心完全停不下来啊,所以忍不住新开了一个系列文章,叫<ARM Cortex-M调试过程探析>,本文是这个系列文章的第一篇,欢迎各位嵌入式朋友前来围观捧场~~~ 嵌入式开发中,大家免不了需要仿真调试代码,尤其是当应用工程功能逻辑复杂到一定程度时,免不了在写代码时会引入一些逻辑bug,仅靠代码审查有时候并

大家好,我是痞子衡,是正经搞技术的痞子.今天痞子衡给大家讲的是嵌入式调试里的接口标准JTAG. 在结束<ARM Cortex-M文件那些事>系列文章之后,痞子衡休整了一小段时间,但是讲课的心完全停不下来啊,所以忍不住新开了一个系列文章,叫<ARM Cortex-M调试那些事>,本文是这个系列文章的第一篇,欢迎各位嵌入式朋友前来围观捧场~~~ 嵌入式开发中,大家免不了需要仿真调试代码,尤其是当应用工程功能逻辑复杂到一定程度时,免不了在写代码时会引入一些逻辑bug,仅靠代码审查有时候并

前言 在工程代码编译完成之后,如果需要给某个芯片下载程序时,或者是工厂量产烧录程序时,我们不需要把整个工程文件给别人,而只需要把生成的下载文件给别人,然后使用FlashPro就可以单独下载程序文件了.本文介绍如何从工程目录中提取下载文件,并使用FlashPro软件来单独下载程序. 关于FlashPro Microsemi FlashPro编程系统是Microsemi的FlashPro软件和硬件编程器的组合.它们可以为PolarFire,IGLOO2,SmartFusion2,RTG4,IGLOO

Failed to connect to Xilinx hw_server. Check if the  hw_server is running and correct TCP port is used. 由于我用的  是 nexys 3 的usb jtag  解决方法   xilinx tools->configure jtag settings type : 选择为   Digilent usb cable  这样就  可以了   亲测有效~~~happy 转自 http://blog.s

使用主动串行配置模式对Cyclone FPGA进行配置前,必须将配置文件写入串行配置器件EPCS.将配置文件写入EPCS的方法有三种: (1)在Quartus II的Programmer中,通过专门与EPCS连接的AS下载接口下载.pof文件到EPCS.不同之处在于将下载线连接到AS接口而不是JTAG接口,选择编程文件时是*.pof而不是*.sof. (2)在Quartus II的Programmer中,使用JTAG接口通过FPGA中间通道间接对EPCS进行编程. (3)使用Nios II ID

PL-USB2-BLASTER 使用说明 PL-USB2-BLASTER就是USB BLATER II烧录器.官方文档在https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_usb_blstr_II_cable.pdf 通过USB2.0接口,转换成JTAG以及AS相关的数据.注意接口是JTAG和AS一起的.在左边是JTAG模式,右边是AS模式. 插上USB设备,可以看到,Windows设备是U

  关于Xilinx FPGA JTAG下载时菊花链路中的芯片数量 emesjx | 2014-08-13 13:13:30    阅读:1793   发布文章 当一个系统中含有多片(2片以上)Xilinx FPGA.CPLD或PROM(FLASH)时,可采用单一JTAG口以菊花链(Daisy Chain)形式将所有芯片串联起来实现下载编程,如下图所示.这样做有两个好处:(1)可以节省多个JTAG口所占用的PCB空间,特别适合空间有限的嵌入式系统,如小型工业摄像机等:(2)嵌入式系统处于封闭环境

GPIO_InitTypeDef GPIO_InitStructure; RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOB|RCC_APB2Periph_GPIOC|RCC_APB2Periph_AFIO, ENABLE);  /********************** 1.执行端口重映射时,复用功能时钟得使能:RCC_APB2Periph_AFIO  2.  &1.GPIO_Remap_SWJ_Disable: !< Full SWJ Disabl

JTAG是JOINT TEST ACTION GROUP的简称,JTAG的两个标准IEEE 1149.1(2001)和IEEE 1149.7(2009). JTAG中主要包含两部分内容:TAP(TEST ACCESS PORT)和BOUNDARY-SCAN ARCHITECTURE. 边界扫描的基本思想是:在靠近芯片输入输出引脚处,增加一个移位寄存器单元,称为边界扫描寄存器(Boundary-Scan Register cell) 在芯片处在debug模式下时,这些边界扫描寄存器可以将芯片和外围

对于一个新手来说,一切都不容易. 而从头学起也是一件非常美好的事. 观看     调试ARM,要遵循ARM的调试接口协议,JTAG就是其中的一种.当仿真时,IAR.KEIL.ADS等都有一个公共的调试接口,RDI就是其中的一种,那么我们如何完成RDI-->ARM调试协议(JTAG)的转换呢?有以下两种做法: 1.在电脑上写一个服务程序,把IAR.KEIL和ADS中的RDI命令解析成相关的JTAG协议,然后通后一个物理转换接口(注意,这个转换只是电气 物理层上的转换,就像RS232那样的作用)发送

1.JTAG JTAG用的计算机的并口,JTAG也是一种国际标准测试协议(IEEE 1149.1兼容),主要用于芯片内部测试.现在多数的高级器件都支持JTAG协议,如DSP.FPGA器件等. 标准的JTAG接口是4线:TMS.TCK.TDI.TDO,分别为模式选择.时钟.数据输入和数据输出线. 相关JTAG引脚的定义为:TCK为测试时钟输入:TDI为测试数据输入,数据通过TDI引脚输入JTAG接口:TDO为测试数据输出,数据通过TDO引脚从JTAG接口输出:TMS为测试模式选择,TMS用来设置J

今天下了一个 Keil 的最新版 V4.70,打开工程,弹出个升级Jlink固件的对话框,也没仔细看,直接点了yes .这下爽了,升级之后弹出个对话框说我的Jlink是盗版的,然后工程自动关闭,很是无语啊. 捣鼓了好久才搞好了,下面说下方法,希望对遇到同样问题的朋友有帮助.应该也有很多朋友使用J-Link ARM-OB,个人觉得这玩意比平时用的那黑色盒子的jtag要好,首先体积小,其次不掉固件,最重要的是STM32做的,可以DIY啊~~ 貌似jtag软件4.6版本的就搞了检测盗版的功能,如果开始

调试ARM,要遵循ARM的调试接口协议,JTAG就是其中的一种.当仿真时,IAR.KEIL.ADS等都有一个公共的调试接口,RDI就是其中的一种,那么我们如何完成RDI-->ARM调试协议(JTAG)的转换呢?有以下两种做法: 1.在电脑上写一个服务程序,把IAR.KEIL和ADS中的RDI命令解析成相关的JTAG协议,然后通后一个物理转换接口(注意,这个转换只是电气物理层上的转换,就像RS232那样的作用)发送你的的目标板.H-JTAG就是这样的.H-JTAG的硬件就仅是一个物理电平的转换接口

STM32串口通信中使用printf发送数据配置方法(开发环境 Keil RVMDK) http://home.eeworld.com.cn/my/space-uid-338727-blogid-47176.html 在STM32串口通信程序中使用printf发送数据,非常的方便.可在刚开始使用的时候总是遇到问题,常见的是硬件访真时无法进入main主函数,其实只要简单的配置一下就可以了.   下面就说一下使用printf需要做哪些配置.   有两种配置方法:   一.对工程属性进行配置,详细步骤

最近有一个项目用到STM32,为了使PCB布线方便一些所以改了一些引脚,占用了JTAG接口的PA15和PB3,所以要禁用一下JTAG,下载采用SWD模式.这样在实际操作中做出一些总结(方法网上都有.这里只是总结记录一下): 1:GPIO_PinRemapConfig(GPIO_Remap_SWJ_Disable,ENABLE); 改变指定管脚的映射 GPIO_Remap_SWJ_Disable SWJ 完全禁用(JTAG+SW-DP) 2:GPIO_PinRemapConfig(GPIO_Rem

首先要了解JTAG管脚相关定义,具有JTAG口的芯片都有如下JTAG引脚定义(是相对芯片): TCK——测试时钟输入: TDI——测试数据输入: TDO——测试数据输出: TMS——测试模式选择,TMS用来设置JTAG口处于某种特定的测试模式. 可选引脚TRST——测试复位,输入引脚,低电平有效.   1.大多数正常情况下,一个JTAG上只有一个设备,接法简单许多,只要对号入座就可以,图1 2.如果多个设备都需要用到JTAG时,可以串起来用,串的时候注意: (1).驱动能力问题,线路越长,想必损

前言 本知识翻译收集来自http://www.fpga4fun.com,版权归原网站所有. 1.什么是JTAG:Joint Test Action Group:联合测试工作组 JTAG是一种IEEE标准用来解决板级问题,开发于上个世纪80年代.今天JTAG被用来烧录.debug.探查端口.当然,最原始的使用是边界测试. 边界测试: 举个栗子你有两个芯片,这两个芯片之间连接了很多很多的线,怎么确保这些线之间的连接是OK的呢,用JTAG,它可以控制所有IC的引脚.这叫做芯片边界测试.(没用过) 2.

JTAG协议 JTAG(Joint Test Action Group,联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容),主要用于芯片内部测试.现在多数的高级器件都支持JTAG协议,如ARM.DSP.FPGA器件等.标准的JTAG接口是4线:TMS. TCK.TDI.TDO,分别为模式选择.时钟.数据输入和数据输出线. 相关JTAG引脚的定义为: TMS:测试模式选择,TMS用来设置JTAG接口处于某种特定的测试模式:TCK:测试时钟输入:TDI:测试数据输入,数据通过TD

前言 下载项目sof文件到开发板中,掉电后会消失:由于开发板有JTAG口,则可以用JTAG固化jic文件到EPCS16芯片中. 流程 1.打开quartus软件并打开convert programming files: 如图示: 2.首先更改文件类型,这里选择jic文件类型,配置器件选择EPCS16(根据自己板子上是啥选择),再更改输出文件名字: 3.点击flash loader,再添加器件(根据板子altera芯片选择): 4.点击sof data,然后添加sof文件: 5.点击generat