[博客导航] [导航]FPGA相关 背景 下边的内容,适合初次使用Lattice的.具备FPGA开发经验的同学. 1.初次使用,还真遇到不少的坑,Lattice的工具也有不少优缺点,通过总结,希望能缩短熟悉的时间. 2.具体问题,欢迎留言交流. DDR3 IP例化 LEF5UM器件,应用DDR3控制器IP.主要分几步:IP获取,安装,例化. 1.先在impl1目录下,右键,新建sbx文件,即Clarity Designer,通过该文件,进行IP的例化管理. 2.打开sbx,在选项卡“Lattic

—— 远航路上ing 整理于 博客园.转载请标明出处. 在上节建立完工程之后,要想明确DDR IP的使用细节,最好是做仿真.然后参考仿真来控制IP 核. 仿真的建立: 1.在IP核内的以下路径找到以下三个文件加入并设置为仅仅仿真.这三个文件的作用是作为外部监视和仿真头文件(test_mem_ctrl). 2.在IP核内部的以下路径内将以下两个文件加入到工程里,设置为仅仅仿真.这两个文件的作用是模拟外部DDR器件,并存储数据. . 3.加入之后,基本就是下图这样的了. 4.然后建立仿真工程.并调用

DDR3的IP核的使用相当重要,尤其是对视频处理方面. 下面接收DDR3 的IP 核的生成步骤. 1. 选择DDR IP核的生成路径.名字以及哪种语言之后就可以设置DDR IP 的参数了. 2.选择存储大小,可以选择1G.2G.4G或custom. 操作时钟选择(如果速度等级为8,则就没得选择只有跑到300M). Memory Type 选择on_board_memory,就是焊接在板子上的DDR 芯片.memory data bus size 定义了数据总线的宽度. configuration

需求说明:Lattice系统FPGA入门 内容       :Lattice与Altera.Xilinx对比 来自       :时间的诗 1.Lattice与Altera.Xilinx对比 lattice的FPGA是基于EEPROM的,在你设计的时候程序不会因为你掉电而消失 而altera的和xilinx的都是基与SRAM的,程序会因为你掉电而消失,当然你可以外置EEPROM或者FLASH.下载入编译工具生成的POF文件,同样可以达到掉电不消失的效果.至于开发环境,lattice的ispLEV

ERROR: Memory overflow. Write to Address 7000fe with data xxxxxxxxxxxxxxxx4634899aabe03499 will be lost        You must increase the MEM_BITS parameter of define MAX_MEM.出现该问题的原因分析:    ddr3_parameters.vh文件中的MEM_BITS用于对已写入的数据个数进行计数的memory_used寄存器(在所生成

作者:一博科技 DDR SDRAM全称为Double Data Rate SDRAM,中文名为"双倍数据率SDRAM".DDR是在原有的SDRAM的基础上改进而来,严格的说DDR应该叫DDR SDRAM,人们习惯称为DDR.说到这里,很多人可能会问SDRAM.DRAM.SRAM或者RAM.ROM到底是什么鬼,怎么区别的?小编还是来简单普及下关于存储的基础知识吧.ROM和RAM指的都是半导体存储器,ROM是只读存储器(Read-Only Memory)的简称,是一种只能读出事先所存数据的

随着智能机的发展,DDR内存容量越来越大,bank数量越来越多,功耗也越来越大.在不需要的时候关闭部分bank,或者降低自刷新频率,或者进入深度低功耗模式.有三种DDR技术用来降低功耗: PASR(Partial Array Self-Refresh),根据内存使用情况,调整内存位置,尽量空闲更多bank,选择关闭,以达到节省功耗的目的. TCSR(Temperature Compensated Self-Refresh),在不同的温度下,DDR需要不同的刷新率.根据温度调整自刷新频率以达到节省

废话不多说,大名鼎鼎的Lenstra-Lenstra-Lovasz(LLL) 算法.实现参考论文:Factoring Polynomials with Rational Coefficients, 作者 A.K. Lenstra, H.W. Lenstra, Jr. and L. Lovasz. /* File : LLL Lattice Reduction Matlab mex interface * Description : do Lattice Reduction in the Real

对于 lattice  Diamond 与 modelsim 的联合仿真,我总结了一句话,那就是—— 难者不会,会者不难.  也许刚开始 觉得 摸不着 头脑,但是 一旦学会 感觉还是很简单和直观的. 直接进入正题, 仿真第一步 : 建立仿真库. 在正确安装了Diamond  和 modelsim  之后,就是先要建立自己的 lattice 仿真的库文件: 1.打开 modelsim 的 安装目录,在其目录下 打开 modelsim.ini 的属性,去除其只读性. 2.在modelsim 安装目录

最近在做的一些关于lattice codes的工作,想记录下来. 首先,我认为lattice coding是一种联合编码调制技术,将消息序列映射到星座点.其中一个良好的性质是lattice points的叠加仍然是lattice point. 先介绍一些关于lattice的基础知识. Lattice $\Lambda  \subseteq {\mathbb{R}^n}$是$\mathbb{R}$空间的离散子群,可以通过生成矩阵${\bf{G}}$生成: $\Lambda  = \left\{ {

最近在调试LATTICE  FPGA 做的视频板子,颇不顺利,所以记录下来作为以后的参考: 1.FPGA的IO口不是所有的都是双向的,有些有特殊作用的是单向的. 在查阅 LatticeECP3-17EAPinout.CSV 之后, 发现在LEF3-17EA-FN484C中,有以下几个管脚是单向的: C4  G7  G6     : jtag 管脚 C14  C15  B15   B16  :编程管脚 K1   L5   L1   K6   N17  M18   :PLL的反馈(fb)管脚 AB2

坑,,以后填 对于Lattice 的  FIFO 存储器分为两种,见下图: 这两个的主要区别是一个后面加DC一个不加,那这个DC是什么意思呢??DC这里是Dual  Clock的意思,也就是双时钟的意思,那意思就很明显了,另一个是单时钟:更本质的可以说单时钟是同步FIFO的意思,双时钟是异步FIFO的意思. 同步FIFO: 一.先看datasheet 显示端口说明: 没有输出寄存器时的写操作,可以看出,写操作是在clk的上升沿的时候将 写请求使能有效且写数据准备好即可.写入数据之后empty就会

先看下micron公司对DDR3命名的规则: 在设置xilinx ISE中的DDR时 在选择芯片时,不清楚该怎么选择. 请教汤工,给出的答案是Speed等级高的可以兼容等级低的芯片,个在实验之中用的是-125的速度等级,所以在 -125.-15E和-187E都可以选择. 图3 同样从Datasheet上也得到了这样的结论,注意Notes的说明,但是我还有点不明白的是,他们在延时上有什么关系. MRS (mode register set) 模式寄存器共有4个,分别为Mode Register 0

一:SDRAM SDRAM(Synchronous Dynamic Random Access Memory),同步动态随机存储器,同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准:动态是指需要不断的刷新来保证数据不丢失:随机是指数据不是线性依次存储,而是自由指定地址进行数据读写. SDRAM的一些参数: (1)容量.SDRAM的容量经常用XX存储单元×X体×每个存储单元的位数来表示.例如某SDRAM芯片的容量为4M×4×8bit,表明该存储器芯片的容量为16 M

RAM:由字面意思就可以理解,SDRAM SRAM DRAM(下面蓝色字体的这几种)都可以统称RAM,random access memory(随机存取存储器)的缩写,下面是51hei.com为大家整理的目前所有的存储器的区别.SRAM:静态随机存储器,就是它不需要刷新电路,不像动态随机存储器那样,每隔一段时间就要刷新一次数据.但是他集成度比较低,不适合做容量大的内存,一般是用在处理器的缓存里面.像S3C2440的ARM9处理器里面就有4K的SRAM用来做CPU启动时用的.DRAM,动态随机存取

本文由远航路上ing 原创,转载请标明出处. 这节笔记记录IP核的生成以及参数设置. 先再IP库里下载安装Framebuffer 的ipcore 并安装完毕. 一.IP核的生成: 1.先点击IP核则右边会出现生成对话框: 按箭头指示顺序进行设置:要设置生成ip核的路径(可以新建一个文件夹ipcore来放置IP核,若有多个IP核则在ipcore下分别建立文件夹),IP核的名字,以及语言的类型:verilog或VHDL.最后点击Customize. 2. 在上一步设置之后会出现下面的设置界面,先设置

本文由远航路上ing 原创,转载请标明出处. 学习使用以及调试Framebuffer IP 核已经有一段时间了,调试的时候总想记录些东西,可是忙的时候就没有时间来写,只有先找个地方记录下,以后再总结.所以找这个时间好好的记录学习下.更加详细可以参考datasheet. Framebuffer IP核总体概括以及结构示意图如下: Framebuffer IP核的作用是帧率的提升,支持静态(固定分辨率)和动态(可变分辨率,设置最大分辨率)两种模式.同时也可以选择开启或关闭转换功能.输入输出管脚以及和

在新建工程以及完成代码的输入之后.则就要进行编译,并检测错误. 一. Generate Hierarchy(产生层次结构). 1. 点击Generate Hierarchy 图标或者Design -->Generate Hierarchy, 编译之后就会生成响应的层次视图.同时点击双击实例则可以查看RTL视图. 二.运行BKM检查. 1.  点击Design-->Run BKM Check 或者BKM Check.图标. 运行BKM检查之后,您可能会遇到警告和错误消息.错误和警告消息显示在输出

Lattice Diamond 和 ispLEVER.有一些不同,尤其是如何管理工程的不同,包括以下几点: 1.ispLEVER 有多种工程类型,不同的程序文件类型需要不同的类型的工程:但是Diamond只有一种工程类型, 可以包括不同的类型的程序文件. 2.Lattice Diamond  包括implementations (实体)和 strategies (策略).但是ispLEVER 却不包括. 3.当一个i工程被打开时,spLEVER会自动解析程序文件的层次,这会引起 存在混合的顶层文

The LatticeMico System software is composed of three bundled applications:  Mico System Builder (MSB)  C/C++ Software Project Environment (C/C++ SPE)  Deployment 设计流程: 1.创建一个diamond目标器件的工程,注意综合工具手册要求 2.使用MSB创建一个微控制器平台,添加core,选取所需外设,定义连接.组合好一个MCU.