TTL电平的VIH/VIL一般是2V/0.8V,VOH/VOL一般是 2.4V/0.4V,不论是3.3V还是5V的TTL都一样的:CMOS的VIH/VIL一般是70%VCC/30%VCC,VOH/VOL一般是80% VCC/20%VCC,所以不同的电平不能互推!另外CMOS的速度比较快,一般的高速器件采用! 常见逻辑电平标准现在常用的电平标准有TTL.CMOS.LVTTL.LVCMOS.ECL.PECL.LVPECL.RS232.RS485等,还有一些速度比较高的 LVDS.GTL.PGTL.C

IO资源 IO是与外界沟通和控制的通道,fpga提供了丰富的IO和一些实用的特性. 本文简要的将主要的特性摘录下来做设计参考用.具体参数参考handbook. 第一部分:IO特性概述 -----通过软件的灵活配置,可适应不同的电器标准与I/O物理特性:可以调整匹配阻抗特性,上下拉电阻:可以调整输出驱动电流的大小等. 可编程上拉(Each Cyclone II device I/O pin provides an optional programmable pull-up resistor dur

IO资源 IO是与外界沟通和控制的通道,fpga提供了丰富的IO和一些实用的特性. 本文简要的将主要的特性摘录下来做设计参考用.具体参数参考handbook. 第一部分:IO特性概述 -----通过软件的灵活配置,可适应不同的电器标准与I/O物理特性:可以调整匹配阻抗特性,上下拉电阻:可以调整输出驱动电流的大小等. 可编程上拉(Each Cyclone II device I/O pin provides an optional programmable pull-up resistor dur

因为本人用的黑金四代开发板,中央芯片采用ALTERA的cycloneIV E,所以就此器件阅读altera官网资料,并做相应的笔记,以便于以后查阅 Cyclone IV 器件系列具有以下特性:■ 低成本.低功耗的 FPGA 架构:■ 6 K 到 150 K 的逻辑单元■ 高达 6.3 Mb 的嵌入式存储器■ 高达 360 个 18 × 18 乘法器,实现 DSP 处理密集型应用■ 协议桥接应用,实现小于 1.5 W 的总功耗 逻辑单元 15408 嵌入式存储器 504Kbits 嵌入式18*18

TTL,CMOS以及LVTTL,LVCMOS TTL和CMOS是数字电路中两种常见的逻辑电平,LVTTL和LVCMOS是两者低电平版本.TTL是流控器件,输入电阻小,TTL电平器件速度快,驱动能力大,但功耗大.CMOS是MOS管逻辑,为压控器件,且输入电阻极大,CMOS电平器件速度慢,驱动能力不足TTL,但功耗小.正是由于CMOS器件输入阻抗很大,外界微小的干扰就有可能引起电平的翻转,所以CMOS器件上未使用的输入引脚应做上下拉处理,不能浮空. 由于TTL和CMOS电平在0或1时不一样,所以需要

FPGA组成.工作原理和开发流程 备注:下面的描述基于ALTERA系列的FPGA芯片,而且是第一次学习FPGA,其中的一部分内容是参考一些资料总结的,个人独特的分析和见解还偏少. 1. FPGA概述 FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL.GAL.EPLD等可编程器件的基础上进一步发展的产物.它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点 2

FPGA组成.工作原理和开发流程 原创 2012年01月07日 09:11:52 9402 0 4 ********************************LoongEmbedded******************************** 作者:LoongEmbedded(kandi) 时间:2012.1.7 类别:FPGA开发 ********************************LoongEmbedded*******************************

差分标准 和单端IO不同的是,差分电平使用两根信号线来传达信号,这两根信号线在传输过程中如果遇到同样的噪声源(共模噪声)干扰,在接收端,这样的共模噪声会在两个信号相减时消除,这样并不会给接收电平造成影响. 在单端信号的传输过程中,信号往往以电源平面或地平面作参考平面,而在差分电平中,由于两根线的电流方向相反,因此两者产生的电磁场相互抵消.向外辐射的地磁波更少,也就是减小了EMI,同样也减小了对参考平面的依赖,在传输过程中,两根电流大小一样,方向相反的信号线互为参考.不过,信号线与电源平面或地平面

单端标准 常用的单端IO标准是LVTTL和LVCMOS. 目前业界绝大部分FPGA/CPLD器件的LVCOMS的IO是由CMOS推挽(push-pull)驱动器构成的,这种结构是上面的PMOS管和下面的NMOS管组成的.当PMOS关闭,NMOS打开时,驱动器输出低电平:相反,当NMOS关闭,PMOS打开时,驱动器输出高电平. CMOS驱动器在从输出由高到低的转换过程中,把PMOS关闭,同时把NMOS打开,这样,输出信号线与参考地平面及负载输入构成的等效电容处于放电状态,直到输出为低.CMOS驱动

一.特性: 1.4个内部PLL 2.内部非易失EEPROM. 3.最快400k的I2C串行接口. 4.输入时钟范围:1M—200M. 5.输出时钟范围:4.9k—200M 6.输入晶振参数带有在线可编程负载 晶振参数范围:8M---50M 7.四个独立的VDD0控制器(1.8V—3.3V) 8.每个PLL有一个7bit的分频参数和一个12bit的分频反馈. 9.8bit的输出分频块. 10.一个PLL带小数分频功能. 11.2个PLL支持扩频功能. 12.I/O标准: --输出:1.8—3.3V

http://www.altera.com/literature/hb/max2/max2_mii51009.pdf The open-drain pin never drives high, only low or tri-state. When the open-drain pin is active, it drives low. When the open-drain pin is inactive, the pin is tri-stated and the trace pulls u

伪差分电平 所谓伪差分电平,就是信号在接收端是一个差分的接收器,但其中一端固定接参考电压,而另一端接单端信号线.输入信号电压与参考电压之间进行比较,作为判断输入信号高低的标准. 常用的伪差分电平标准有SSTL.HSTL等.如下图所示为HSTL信号电平连接关系图,其中分为CLASSI和CLASS II . 伪差分标准的输出驱动器也是推挽式的结构(push-pull),而输入是差分的接收器,其中有一端接到固定的参考电平(Vref)上. 另外,伪差分电平的信号输出的摆幅较小,瞬态的电流较小,保持信号完

在浏览器中对于Dom的操作和普通的脚本的操作处于两个不同的dll中,两个dll的交互是比较耗时的,优化对Dom的操作可以提高脚本的执行速度.下面是对如何优化的一些总结: 将需要多次操作的节点存储在一个变量中,避免多次获取. 对于大多数浏览器来说innerHTML操作比Dom操作速度要快,最新的浏览器则相反,但对于大多数日常操作来说具体差异并不大,另外,如果需要新创建的html片段中的脚本能够执行则需要使用Dom操作.       不建议用数组的 length 属性做循环判断条件.访问集合的 le

[引]: I/O口输出模式下,有3种输出速度可选(2MHz.10MHz和50MHz),这个速度是指I/O口驱动电路的响应速度而不是输出信号的速度,输出信号的速度与程序有关(芯片内部在I/O口的输出部分安排了多个响应速度不同的输出驱动电路,用户可以根据自己的需要选择合适的驱动电路).通过选择速度来选择不同的输出驱动模块,达到最佳的噪声控制和降低功耗的目的.高频的驱动电路,噪声也高,当不需要高的输出频率时,请选用低频驱动电路,这样非常有利于提高系统的EMI性能.当然如果要输出较高频率的信号,但却选用

     hasOwnProperty()仅检索实例不检索原型,in即检索实例,又检索原型      成员嵌套越深,访问速度越慢,只在必要的情况下使用对象成员.      如果在同一个函数中你要多次读取同一个对象属性,最好将它存入一个局部变量.以局部变 量替代属性,避免多余的属性查找带来性能开销.      直接量和局部变量访问速度非常快,数组项和对象成员需要更长时间.      局部变量比域外变量快,因为它位于作用域链的第一个对象中.变量在作用域链中的位置越深,访问所需 的时间就越长.全局变量

一.渲染引擎渲染引擎的职责是……渲染,也就是把请求的内容显示到浏览器屏幕上.默认情况下渲染引擎可以显示HTML,XML文档以及图片. 通过插件(浏览器扩展)它可以显示其它类型文档. 二.各种渲染引擎我们提到的Firefox, Safari两种浏览器构建于两种渲染引擎之上:Firefox使用Gecko —— Mozilla自家的渲染引擎:Safari 和 Chrome 都使用 Webkit. 最终决定浏览器表现出来的页面效果的差异是:渲染引擎 Rendering Engine(也叫做排版引擎),也

这十年来,在图像处理领域提出了很多新的图像分析和处理方法,包括是自动的以及一些需要有人工参与的,典型的比如stereo depth computations.image colorization.tone mapping of high dynamic range (HDR) images. graph cuts ,这些算法都有着比较好的效果,但都普遍存在一个问题:就是计算量特别大,很难满足用户的需求.而数字图像在尺寸大小上的增长速度这段时间也相当惊人.还有个问题就是有些算法需要解一个很大的稀疏

经过近一年的筹备.编码和测试,FineUI(专业版)公测版终于和大家见面了!现在就来体验一下专业版飞一般的速度吧:http://fineui.com/demo_pro/FineUI(专业版)首页:http://fineui.com/pro/ 客户端 JS 库仅 130K!(启用GZIP压缩)FineUI(专业版)的客户端JavaScript库仅130K(启用GZIP压缩),更令人称赞的是这130K已经将jQuery库计算在内! 如此苗条的身材必将大大拓展FineUI(专业版)的应用范围,从桌面到

最近在开发一个大项目的时候遇到一个很头疼的问题,由于项目代码较多,每次都要编译链接1分钟左右,调试的时候很浪费时间,于是研究了一下如何提高编译链接的速度,在这里分享给大家. 提升编译链接的速度主要有以下三个方式: 1. 提高XCode编译时使用的线程数 defaults write com.apple.Xcode PBXNumberOfParallelBuildSubtasks 4 XCode默认使用与CPU核数相同的线程来进行编译,但由于编译过程中的IO操作往往比CPU运算要多,因此适当的提升

先看一下网页的加载流程: 1.解析html结构2.加载外部脚本和样式表文件3.解析并执行脚本(脚本会阻塞页面的加载)4.DOM树构建完成 (DOMContentLoaded)5.加载图片等外部文件6.页面加载完毕 (load事件) THE WAY: 减少请求数量.减小请求大小 减少请求数量1.将小图合并成雪碧图(sprite)或者iconfont字体文件2.使用base64减少请求(把图片转换成base64)3.图片延迟加载4.JS/CSS按需打包...... 减小请求大小1.JS/CSS/HT