嗯,实验室的嵌入式项目需要写设备驱动,我分到了网络驱动的活,写一个适配SylixOS的(这里夸一句,这个真是国内相当不错的嵌入式实时操作系统了)MPC8377的网卡驱动,说实话原来从来没接触过写驱动的事情,更别说复杂的网卡驱动了.所以准备先看看人家写的东西,明确一下概念.讲道理来说现在真的连网卡是啥都不知道. 第一天看了看SylixOS的arm2440的dm9000的网卡驱动,内核的网络协议栈用的是lwip.大概看了看整个驱动的框架……有了个大概的印象,然后又请教了sylixOS的工程师很多问题

1.MAC控制器.网卡.PHY.MDIO.mii.gmii.rgmii概念扫盲 网卡在功能上包含OSI模型的两个层,数据链路层和物理层.物理层定义了数据传送与接收所需要的电与光信号.线路状态.时钟基准.数据编码和电路等,并向数据链路层设备提供标准接口.数据链路层则提供寻址机构.数据帧的构建.数据差错检查.传送控制.向网络层提供标准的数据接口等功能.网卡中负责数据链路的芯片叫做MAC控制器,负责物理层的芯片叫做PHY.所以,一个网卡由MAC控制器和PHY组成. MAC控制器与PHY连接使用MII(

转载:http://www.cnblogs.com/jason-lu/articles/3195473.html   问:如何实现单片以太网微控制器? 答:诀窍是将微控制器.以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC 和PHY实现很好的匹配,同时还可减小引脚数.缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下. 问:以太网MAC是什么? 答:MAC即Media Access Control,即媒体

  问:如何实现单片以太网微控制器? 答:诀窍是将微控制器.以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数.缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下. 问:以太网MAC是什么? 答:MAC即Media Access Control,即媒体访问控制子层协议.该协议位于OSI七层协议中数据链路层的下半部分,主要负责控制与连接物理层的物理介质.在发送数据的时

1. USB总线 USB1.1: ---低速模式(low speed):1.5Mbps ---全速模式(full speed): 12Mbps USB2.0:向下兼容.增加了高速模式,最大速率480Mbps. ---高速模式(high speed): 25~480Mbps USB3.0:向下兼容. ---super speed :理论上最高达4.8Gbps,实际中,也就是high speed 的10倍左右. 2. UART RS232:传输速率一般不超过20Kbps,速率低,抗干扰能力差,RS-

这两天改动网卡驱动以实现10/100/1000M自适应,因此研究了下phy芯片和emac驱动怎样兼容10/100/1000M网络环境,记录在此. 网络中设备端数据链路层由mac芯片和phy芯片组成.phy芯片依据外部网络环境完毕自己主动协商以及配置.驱动中依据phy状态来配置mac.以达到phy与mac的相互配合工作.如今主流的网卡phy芯片为100M和1000M,都是向下兼容.100M phy支持10/100M环境,1000M phy支持10/100/1000M环境. 首先说10/100/10

上一篇文章介绍了驱动中minstrel_ht速率调整算法,atheros中提供了可选的的两种速率调整算法,分别是ath9k和minstrel,这两个算法分别位于: drivers\net\wireless\ath\ath9k\rc.c···················Ath9k net\mac80211\minstrel_ht.c···························Minstrel 无论从理论分析还是实验结果上看,minstrel都要胜ath9k一筹,为了一个完整性,这里也

1. USB总线 USB1.1: ——-低速模式(low speed):1.5Mbps ——-全速模式(full speed): 12Mbps USB2.0:向下兼容.增加了高速模式,最大速率480Mbps. ——-高速模式(high speed): 25~480Mbps USB3.0:向下兼容. ——-super speed :理论上最高达4.8Gbps,实际中,也就是high speed 的10倍左右. 2. UART RS232:传输速率一般不超过20Kbps,速率低,抗干扰能力差,RS-

注意:这个速率限制API是在Knockout 3.1.0中添加的. 通常,更改的observable立即通知其订户,以便依赖于observable的任何计算的observable或绑定都会同步更新. 但是,rateLimit扩展器会导致observable在指定的时间段内抑制和延迟更改通知. 因此,速率限制的observable异步更新依赖关系. 速率限制扩展器可以应用于任何类型的可观察量,包括可观察数组和计算可观察量. 速率限制的主要用例是: 使事情在一定延迟后作出反应 将多个更改合并到单个更

一.简介 RFC 2889为LAN交换设备的基准测试提供了方法学,它将RFC 2544中为网络互联设备基准测试所定义的方法学扩展到了交换设备,提供了交换机转发性能(Forwarding Performance).拥塞控制(Congestion Control).延迟(Latency).地址处理(Address Handling)和错误过滤(Error Filtering)等基准测试的方法说明.除去备忘录状态.介绍.要求以及后面的安全机制.参考文献等辅助性说明外,RFC 2889的核心内容分别为测

1. general 下图是网口结构简图.网口由CPU.MAC和PHY三部分组成.DMA控制器通常属于CPU的一部分,用虚线放在这里是为了表示DMA控制器可能会参与到网口数据传输中. 对于上述的三部分,并不一定都是独立的芯片,根据组合形式,可分为下列几种类型: 方案一:CPU集成MAC与PHY: 方案二:CPU集成MAC,PHY采用独立芯片: 方案三:CPU不集成MAC与PHY,MAC与PHY采用集成芯片: 本例中选用方案二做进一步说明,因为CPU总线接口很常见,通常都会做成可以像访问内存一样去

我们都知道ifconfig -a 可以列出所有网卡,但是怎么判读是千兆网卡还是百兆网卡呢? 1. 判断是千兆网卡还是百兆网卡 ethtool ethx 查看支持的速率 实际网卡速率可以看Speed 100Mb/s;问题来了,是不是千兆网卡Speed一定是1000M呢? 不一定哟,网卡速率和网线,交换机端口速率都有关系,看到Auto-negotiation字段了吧,on表示开启 自动协商,插上网线后会两端会自动协商一个都支持的速率: 2. Link detected 代表什么呢? 以前就知道yes

转自:http://blog.csdn.net/liugongfeng/article/details/50263733 我们都知道ifconfig -a 可以列出所有网卡,但是怎么判读是千兆网卡还是百兆网卡呢? 1. 判断是千兆网卡还是百兆网卡 ethtool ethx 查看支持的速率 实际网卡速率可以看Speed 100Mb/s;问题来了,是不是千兆网卡Speed一定是1000M呢? 不一定哟,网卡速率和网线,交换机端口速率都有关系,看到Auto-negotiation字段了吧,on表示开启

1. general 下图是网口结构简图.网口由CPU.MAC和PHY三部分组成.DMA控制器通常属于CPU的一部分,用虚线放在这里是为了表示DMA控制器可能会参与到网口数据传输中. MAC(Media Access Control或者Medium Access Control)地址,意译为媒体访问控制,或称为物理地址.硬件地址,用来定义网络设备的位置. PHY(Physical Layer) 物理层.以太网芯片. 以太网芯片:是一款微小的控制器,把以太网媒体接入控制器(MAC)和物理接口收发器

1. general 下图是网口结构简图.网口由CPU.MAC和PHY三部分组成.DMA控制器通常属于CPU的一部分,用虚线放在这里是为了表示DMA控制器可能会参与到网口数据传输中. 对于上述的三部分,并不一定都是独立的芯片,根据组合形式,可分为下列三种方案: CPU集成MAC与PHY; CPU集成MAC,PHY采用独立芯片; CPU不集成MAC与PHY,MAC与PHY采用集成芯片; 本例中选用方案二做进一步说明,因为CPU总线接口很常见,通常都会做成可以像访问内存一样去访问,没必要拿出来说,而

关键字rj45.pci-e 1. general 下图是网口结构简图.网口由CPU.MAC和PHY三部分组成.DMA控制器通常属于CPU的一部分,用虚线放在这里是为了表示DMA控制器可能会参与到网口数据传输中. 对于上述的三部分,并不一定都是独立的芯片,根据组合形式,可分为下列几种类型: 方案一:CPU集成MAC与PHY: 方案二:CPU集成MAC,PHY采用独立芯片: 方案三:CPU不集成MAC与PHY,MAC与PHY采用集成芯片: 本例中选用方案二做进一步说明,因为CPU总线接口很常见,通常

先说几个辅助的宏,因为内核不支持浮点运算,当然还有实现需要,minstrel对很多浮点值做了缩放: /* scaled fraction values */ #define MINSTREL_SCALE 16 #define MINSTREL_FRAC(val, div) (((val) << MINSTREL_SCALE) / div) #define MINSTREL_TRUNC(val) ((val) >> MINSTREL_SCALE) MINSTREL_SCALE是一个放

原文链接:http://blog.chinaunix.net/uid-20528014-id-3050217.html 1.General 下图是网口结构简图.网口由CPU.MAC和PHY三部分组成.DMA控制器通常属于CPU的一部分,用虚线放在这里是为了表示DMA控制器可能会参与到网口数据传输中. 对于上述的三部分,并不一定都是独立的芯片,根据组合形式,可分为下列几种类型: 方案一:CPU集成MAC与PHY: 方案二:CPU集成MAC,PHY采用独立芯片: 方案三:CPU不集成MAC与PHY,

问题背景 与数据库或者存储系统交互是所有应用软件都必不可少的功能之一,akka开发的系统也不例外.但akka特殊的地方在于,会尽可能的将所有的功能都设计成异步的,以避免Actor阻塞,然而无法避免IO这类的阻塞操作.我们往往会把IO消息发送给单独的Actor进行处理,避免业务主逻辑受到阻塞. 在处理IO消息时,有两种模式:批量和单条.批量是指一次性处理多个消息,这样可以减少与存储系统的交互,提高吞吐量,适合处理大量消息:单条是指一次只处理一条消息,与存储系统交互次数增多,但可以尽快的处理当前消息

https://www.cnblogs.com/liangxiaofeng/p/3874866.html 1. general 下图是网口结构简图.网口由CPU.MAC和PHY三部分组成.DMA控制器通常属于CPU的一部分,用虚线放在这里是为了表示DMA控制器可能会参与到网口数据传输中. 对于上述的三部分,并不一定都是独立的芯片,根据组合形式,可分为下列几种类型: CPU集成MAC与PHY; CPU集成MAC,PHY采用独立芯片; CPU不集成MAC与PHY,MAC与PHY采用集成芯片; 本例中

本文主要分析MII/RMII/SMII,以及GMII/RGMII/SGMII接口的信号定义,及相关知识,同时本文也对RJ-45接口进行了总结,分析了在10/100模式下和1000M模式下的设计方法. MII接口提供了MAC与PHY之间.PHY与STA(Station Management)之间的互联技术,该接口支持10Mb/s与100Mb/s的数据传输速率,数据传输的位宽为4位. 提到MII,就有可能涉及到RS,PLS,STA等名词术语,下面讲一下他们之间对应的关系. 所谓RS即Reconcil