RGMII_PHY测试笔记1 基于开发板MiS603-X25 作者:汤金元 日期:20150817 公司:南京米联电子科技有限公司 博客:http://blog.chinaaet.com/detail/46639 论坛:www.osrc.cn 网址:www.milinker.com 网店:http://osrc.taobao.com 网络通信对于本人来说一直很神秘,没有搞过10M网络,也没有搞过100M网络,更没有搞过千兆网络,更不要说RGMII了.但是今天本人成功了,实现0到RGMII突破.如

原创博客,转载请注明出处:[重新发布,代码开源]FPGA设计千兆以太网MAC(1)——通过MDIO接口配置与检测PHY芯片 - 没落骑士 - 博客园 https://www.cnblogs.com/moluoqishi/p/9118283.html 一.前言 本文设计思想采用明德扬至简设计法.以太网这一高效实用的数据传输方式应用于各个领域,如网络交换设备,高速网络相机等.虽然各FPGA厂商都提供MAC IP核,但大多收费,有时无法破解.不同厂家之间无法移植,而且为了通用性考虑牺牲了效率,因此自己

本次调试88EE1111 PHY芯片之主要目的主要对应为了将其默认的GMII接口通过配置成RGMII接口.因此,可能本文档涉及到的内容并没有涉及到PHY芯片的88EE1111所有内容. PHY芯片管理接口: 88EE1111芯片可通过硬件设置成两种管理接口,一种就是本文所提的MDIO接口.一种对应的就是Two_Wire_Serial_Interface(TWSI),也就是I2c接口,这不做讨论.主要硬件选择是通过88EE1111的CONFIG[6:0]中的CONFIG[6]配置的Bit2选择,为

第5章        PHY芯片和STM32的MAC基础知识 本章节为大家讲解STM32自带的MAC和PHY芯片的基础知识,为下一章底层驱动的讲解做一个铺垫. 5.1   初学者重要提示 5.2   什么是MAC 5.3    MAC地址 5.4    STM32自带MAC基础知识 5.5   以太网PHY基础知识 5.6   总结 5.1   初学者重要提示 1.学习本章节后,务必学习STM32参考手册中MAC章节的基础知识讲解,非常重要. 2.实际项目中,关于MAC的配置问题,需要大家学习我

在uboot阶段power down掉phy芯片 uenvcmd=mdio 0x800; mmc rescan mdio为uboot支持命令 7:phy芯片地址 0:phy芯片工作模式寄存器地址 0x800: 寄存器的11bit置高为power down模式

一,关于phy芯片 以RTL8211E(G)为例 PHY是IEEE802.3中定义的一个标准模块,STA(station management entity,管理实体,一般为MAC或CPU) 通过SMI(Serial Manage Interface)对PHY的行为.状态进行管理和控制, 而具体管理和控制动作是通过读写PHY内部的寄存器实现的. PHY寄存器的地址空间为5位,从0到31最多可以定义32个寄存器 我所讨论的RTL8211EG地址位是由001 - 111,由硬件配置,不同phy芯片配

一.前言 网络通信中的PHY芯片接口种类有很多,之前接触过GMII接口的PHY芯片RTL8211EG.但GMII接口数量较多,本文使用RGMII接口的88E1512搭建网络通信系统.这类接口总线位宽小,可以降低电路成本,在实际项目中应用更广泛. 二.从GMII过度到RGMII 先看看GMII和RGMII主要的接口. GMII: 发送 gmii_tx_clk gmii_tx_d[7:0] gmii_tx_en gmii_tx_er 接收 gmii_rx_clk gmii_rx_d[7:0] gmi

本文主要分析MII/RMII/SMII,以及GMII/RGMII/SGMII接口的信号定义,及相关知识,同时本文也对RJ-45接口进行了总结,分析了在10/100模式下和1000M模式下的设计方法. MII接口提供了MAC与PHY之间.PHY与STA(Station Management)之间的互联技术,该接口支持10Mb/s与100Mb/s的数据传输速率,数据传输的位宽为4位. 提到MII,就有可能涉及到RS,PLS,STA等名词术语,下面讲一下他们之间对应的关系. 所谓RS即Reconcil

SDK V2014.4 PHY 88E1510 PL端以太网,自协商 standalone应用程序 PL端设计,略. 根据PL端生成的hdf,新建项目,采用官方lwip echo server例程.发现运行结果为 -----lwIP TCP echo server ------ TCP packets sent to port 6001 will be echoed back auto-negotiated link speed: 69073 很明显不对. 1.调试发现运行到 xaxiemaci

第6章        RL-TCPnet底层驱动说明 本章节为大家讲解RL-TCPnet的底层驱动,主要是STM32自带MAC的驱动实现和PHY的驱动实现. 6.1  初学者重要提示 6.2  KEIL提供的底层驱动文件 6.3  DM9161和DM9162的区别 6.4  底层驱动实现说明 6.5  总结 6.1  初学者重要提示 1.学习本章节前,务必学习STM32参考手册中MAC章节的基础知识讲解,非常重要. 2.DM9161和DM9162的手册可以在官网地址下载,本章节需要用到部分寄存器

转载:http://blog.csdn.net/ropai/article/details/6961157 根据IP101A的DataSheet,芯片的第9,10,12,13,15脚为PHYAD0~PHYAD4.(其实为PHYAD和LED共用管脚).这个PHYAD是可配的,有两种方法可以确定PHY Address. (1)通过硬件方法 利用芯片上电或复位后latch的电平高低来确定,比如9脚为高电平“1”,其余为低电平0,则PHYADR[4-0]=0x01 (bit:00001) 由RX0-RX

转载:http://www.cnblogs.com/jason-lu/articles/3195473.html   问:如何实现单片以太网微控制器? 答:诀窍是将微控制器.以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC 和PHY实现很好的匹配,同时还可减小引脚数.缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下. 问:以太网MAC是什么? 答:MAC即Media Access Control,即媒体

  问:如何实现单片以太网微控制器? 答:诀窍是将微控制器.以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数.缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下. 问:以太网MAC是什么? 答:MAC即Media Access Control,即媒体访问控制子层协议.该协议位于OSI七层协议中数据链路层的下半部分,主要负责控制与连接物理层的物理介质.在发送数据的时

网络通信的作用不用多说,而这次进行的工作即是对以太网通信过程中,需要用到的硬件部分进行初始化,也介绍了发送和接收数据的方法. 由于较为复杂,所以使用了ASF框架.但是也会对用到的库函数的实现做一个介绍. 一. MAC.PHY和MII IEEE 802.3是现在常用的以太网标准,它定义了物理层(Physical Layer, PHY)和介质访问控制层(Media Access Control, MAC)的标准.另外,在OSI模型中,MAC则处于数据链路层的底层. 而在硬件实现上,M4使用的GMAC

问题描述 连接网线的情况下,每次进行软件"reboot",网口的LINK LED能够正常的熄灭,而ACTIVE LED却是亮的. reboot重启之后,LINK的灯正常变亮,而ACTIVE的灯却灭了.在有数据传输的时,能够正常的闪烁. 将网线拔了,LINK灯灭,ACTIVE灯亮. 如果一直插上网线,每次reboot之后,ACTIVE的灯的没数据通信时,一次是亮的,下一次reboot又灭了,这样交替出现. Tony Liu, 2016-6-8, Shenzhen 参考链接 Bone A6

转自:https://blog.csdn.net/Firefly_cjd/article/details/79825869 以太网PHY寄存器分析    1 1.以太网PHY标准寄存器分析    2 1.1 Control Register    2 1.2 Status register    5 1.3 PHY Identifier Register    8 1.4 Auto-Negotiation Advertisement Register    8 1.5 Auto-Negotiat

一.PHY PHY((Physical Layer,PHY))是IEEE802.3中定义的一个标准模块,STA(station management entity,管理实体,一般为MAC或CPU)通过SMI(Serial Manage Interface)对PHY的行为.状态进行管理和控制,而具体管理和控制动作是通过读写PHY内部的寄存器实现的.一个PHY的基本结构如下图: PHY是物理接口收发器,它实现OSI模型的物理层.IEEE-802.3标准定义了以太网PHY.包括MII/GMII(介质独

1. general 下图是网口结构简图.网口由CPU.MAC和PHY三部分组成.DMA控制器通常属于CPU的一部分,用虚线放在这里是为了表示DMA控制器可能会参与到网口数据传输中. 对于上述的三部分,并不一定都是独立的芯片,根据组合形式,可分为下列几种类型: 方案一:CPU集成MAC与PHY: 方案二:CPU集成MAC,PHY采用独立芯片: 方案三:CPU不集成MAC与PHY,MAC与PHY采用集成芯片: 本例中选用方案二做进一步说明,因为CPU总线接口很常见,通常都会做成可以像访问内存一样去

一块以太网网卡包括OSI(开方系统互联)模型的两个层,物理层和数据链路层.物理层定义了数据传送与接收所需要的电与光信号.线路状态.时钟基准.数据编码和电路等,并向数据链路层设备提供标准接口.数据链路层则提供寻址机构.数据帧的构建.数据差错检查.传送控制.向网络层提供标准的数据接口等功能. 1．网卡的基本结构 以太网卡中数据链路层的芯片一般简称之为MAC控制器,物理层的芯片我们简称之为PHY.许多网卡的芯片把MAC和PHY的功能做到了一颗芯片中,比如Intel 82559网卡的和3COM 3C90

Linux 下smi/mdio总线通信 韩大卫@吉林师范大学 下面代码描述了在用户层访问smi/mdio总线, 读写phy芯片寄存器的通用代码.Linux内核2.6以上通用. 将下面代码编译后,将可执行文件a.out 重命名为mdio mdio eth0 1 读取phy寄存器1的数值 mdio eth0 0 0x1120 将0x1120写入 phy寄存器1 eth0 为mac层控制器的名称, 一般为eth0 或mgmt0. #include <stdio.h> #include <std

转载:http://blog.sina.com.cn/s/blog_53d7350f0100mudb.html 一块以太网网卡包括OSI(开方系统互联)模型的两个层.物理层和数据链路层.物理层定义了数据传送与接收所需要的电与光信号.线路状态.时钟基准.数据编码和电路等,并向数据链路层设备提供标准接口.数据链路层则提供寻址机构.数据帧的构建.数据差错检查.传送控制.向网络层提供标准的数据接口等功能. 1．网卡的基本结构 以太网卡中数据链路层的芯片一般简称之为MAC控制器,物理层的芯片我们简称之为P