自己写的SRAM的程序,主要在于实用性,适应工作的工程需要.使用芯片为: 芯片时序图为: 代码: /********************************Copyright************************************** **----------------------------File information-------------------------- ** File name : ZF_SRAM.v ** CreateDate :2014.11

十五.串口发送图片数据到SRAM在TFT屏上显示 之前分享过rom存储图片数据在TFT屏上显示,该方法只能显示小点的图片,如果想显示TFT屏幕大小的图片上述方法rom内存大小不够.小梅哥给了个方案,利用串口将图片数据传给SRAM,传完后在从SRAM中读取图片数据进行显示.有了梅哥的提示后就开始动工了,首先是设计SRAM的控制程序. SRAM(静态随机访问存储器)是一种半导体存储器.“静态”一词表明只要有电源供电,数据就会保存,而不会“动态”改变. 本实验平台是基于小梅哥出品的芯航线FPGA开发平

现在但凡打开SoC原厂的PCB Layout Guide,都会提及到高速信号的走线的拐角角度问题,都会说高速信号不要以直角走线,要以45度角走线,并且会说走圆弧会比45度拐角更好.狮屎是不是这样?PCB走线角度该怎样设置,是走45度好还是走圆弧好?90度直角走线到底行不行?这是老wu经常看见广大 PCB Layout 拉线菌热议的话题. 大家开始纠结于pcb走线的拐角角度,也就是近十几二十年的事情.上世纪九十年代初,PC界的霸主Intel主导定制了PCI总线技术(当时的老wu很感谢Intel发布

现在知道时序约束主要是FPGA to ic,或者ic to FPGA. 上图可以表示FPGA to IC, IC to FPGA. fpga2ic:fpga2ext 是 fpga 致 ic 信号的走线延迟:clk2fpga 是时钟信号致 fpga 的走线延迟:clk2ext 是时钟信号致 fpga 的走线延迟:Tsu/Th 外部器件的寄存器特性:( Tsu 信号建立时间: Th 信号保持时间)ic2fpga:ext2fpga 是 ic 致 fpga 信号的走线延迟:clk2fpga 是时钟信号致

https://blog.csdn.net/cpf099/article/details/52038862 https://blog.csdn.net/cpf099/article/details/52038879 http://www.linelayout.com/bbs/html/201668/14117.htm http://www.iot-online.com/IC/embedded/2017/082175058.html https://download.csdn.net/downlo

嵌入式开发—C语言面试题 源地址:http://blog.csdn.net/xdx2ct1314/article/details/7358929   1. 用预处理指令#define 声明一个常数,用以表明1年中有多少秒(忽略闰年问题) #define SECONDS_PER_YEAR (60 * 60 * 24 * 365)UL 我在这想看到几件事情: 1). #define 语法的基本知识(例如:不能以分号结束,括号的使用,等等) 2). 懂得预处理器将为你计算常数表达式的值,因此,直接写出

很多FPGA工程师都会遇到timing的问题,如何让FPGA跑到更快的处理频率是永久话题.决定FPGA的timing关键是什么?如何才能跑到更快的频率呢? A. 第一步需要了解FPGA的timing路径: 图1.时序模型 在任何设计中最普通的时序路径有以下4种: 1 输入端口到内部时序单元路径: 2 从时序单元到时序单元之间的内部路径: 3 从内部时序单元到输出端口之间的路径: 4 输入端口到输出端口之间的路径: B.第二步需要能够读懂FPGA的timing报告,从而找到影响timing的问题:

POSIX信号量接口,意在解决XSI信号量接口的几个不足之处: POSIX信号量接口相比于XSI信号量接口,允许更高性能的实现. POSIX信号量接口简单易用:没有信号量集,其中一些接口模仿了我们熟悉的文件系统操作. POSIX信号量删除时的处理更加合理.XSI信号量被删除后,使用该信号量标识符的操作将会出错返回,并将errno设置为EIDRM.而对于POSIX信号量,操作可以继续正常执行,直到对该信号量的最后一个引用被释放. POSIX信号量有两种形式可供选用:有名和无名.它们的区别在于,如何

在目前市场上可提供的PCB(印刷电路板)基材中,FR4是最常用的一种.FR4是一种玻璃纤维增强型环氧树脂层压板,PCB可以是单层或多层. 在触摸模块的尺寸受限的情况下,使用单层PCB不是总能行得通的,通常使用四层或两层PCB.在本文中,我们将以最常用的两层PCB为例来介绍PCB布局,意在为S-TouchTM电容触摸感应设计所用的各种PCB (如FR4.柔性PCB或ITO面板)的结构和布局提供设计布局指导. PCB设计与布局       在结构为两层的PCB中,S-TouchTM触摸控制器和其他部

1.多层板布线 高频电路往往集成度较高,布线密度大,采用多层板既是布线所必须,也是降低干扰的有效手段.在PCB Layout阶段,合理的选择一定层数的印制板尺寸,能充分利用中间层来设置屏蔽,更好地实现就近接地,并有效地降低寄生电感和缩短信号的传输长度,同时还能大幅度地降低信号的交叉干扰等,所有这些方法都对高频电路的可靠性有利.有资料显示,同种材料时,四层板要比双面板的噪声低20dB.但是,同时也存在一个问题,PCB半层数越高,制造工艺越复杂,单位成本也就越高,这就要求我们在进行PCB Layou

在zeromq源码分析笔记之架构说到了zmq的整体架构,可以看到线程间通信包括两类,一类是用于收发命令,告知对象该调用什么方法去做什么事情,命令的结构由command_t结构体确定:另一类是socket_base_t实例与session的消息通信,消息的结构由msg_t确定.命令的发送与存储是通过mailbox_t实现的,消息的发送和存储是通过pipe_t实现的,这两个结构都会详细说到,今天先说一下线程间的收发命令. zeromq的线程可分为两类,一类是io线程,像reaper_t.io_thr

信号(signal)- RACSignal类 1. 一般表示将来有数据传递,只要有数据改变,信号内部接收到数据,就会马上发出数据. 2. 事件类型: next:发送数据到下一个管道 error:发送数据失败 completed:发送数据完成 注意: 信号类(RACSiganl),只是表示当数据改变时,信号内部会发出数据,它本身不具备发送信号的能力,而是交给内部一个订阅者去发出. 默认一个信号都是冷信号,也就是值改变了,也不会触发,只有订阅了这个信号,这个信号才会变为热信号,值改变了才会触发. 如

一.资料输入阶段1.在流程上接收到的资料是否齐全(包括:原理图.*.brd文件.料单.PCB设计说明以及PCB设计或更改要求.标准化要求说明.工艺设计说明文件)2.确认PCB模板是最新的3. 确认模板的定位器件位置无误4.PCB设计说明以及PCB设计或更改要求.标准化要求说明是否明确5.确认外形图上的禁止布放器件和布线区已在PCB模板上体现6.比较外形图,确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确7.确认PCB模板准确无误后最好锁定该结构文件,以免误操作被移动位置二.布局后检

1.如何选择PCB 板材? 选择PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点.设计需求包含电气和机构这两部分.通常在设计非常高速的 PCB 板子(大于 GHz 的频率)时这材质问题会比较重要. 例如,现在常用的 FR-4 材质,在几个GHz 的频率时的介质损耗(dielectric loss)会对信号衰减有很大的影响,可能就不合用.就电气而言,要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用. 2.如何避免高频干扰? 避免高频干扰的基本思路是

上一篇博客已经给出了整个视频板卡架构,那么对于USB接口部分需要着重理解和学习. 对于目前来说,若是利用FPGA去模拟USB2.0内核,难度还是挺大的,整个状态的收发都不好控制.现在目前都在使用桥接芯片作为一个核心控制器,内部集成USB驱动.状态控制.GPIF.FIFO等,可以轻松实现相应功能.USB2.0桥接芯片有台湾的FT232H,FT2232H,还有南京沁恒的CH372B或者CH375等,还有Cypress公司的CY7C68013,笔者打算采用CY7C68013来进行USB2.0的开发.

一．LVDS简介 1.1.LVDS信号介绍LVDS:Low Voltage Differential Signaling,低电压差分信号.LVDS传输支持速率一般在155Mbps(大约为77MHZ)以上.LVDS是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗.IEEE在两个标准中对LVDS信号进行了定义.ANSI/TIA/EIA-644中,推荐最大速率为655Mbps,理论极限速率为1.923Mbps.L

DMA是指外部设备不通过CPU而直接与系统内存交换数据的接口技术. 要把外设的数据读入内存或把内存的数据传送到外设,一般都要通过CPU控制完成,如CPU程序查询或中断方式.利用中断进行数据传送,可以大大提高CPU的利用率. 但是采用中断传送有它的缺点,对于一个高速I/O设备,以及批量交换数据的情况,只能采用DMA方式,才能解决效率和速度问题.DMA在外设与内存间直接进行数据交换,而不通过CPU,这样数据传送的速度就取决于存储器和外设的工作速度. 通常系统的总线是由CPU管理的.在DMA方式时,就

       上一篇博客讲述了各个部分的原理图,那么根据原理图画出PCB,其实PCB是一门很大的学问,想要掌握谈何容易.就笔者在画PCB时的一些注意事项做一些说明.        1.电源部分的电源线尽量走粗,能够提供较大的电流,其实可以想象成河流,越宽的河流流过的水越多,差不多就这个道理了.走线最好从一个点出发,遍布全板.笔者电源部分一般走20~50mil: 图2.21 电源走线宽度        2.对于地和电源过孔,尽量比信号孔大一些.有条件,可以在过孔处加滤波电容,下图是笔者在电源部分和

声明:本文为黑金动力社区(http://www.heijin.org)原创教程,如需转载请注明出处,谢谢! 黑金动力社区2013年原创教程连载计划: http://www.cnblogs.com/alinx/p/3362790.html <FPGA那些事儿--TimeQuest 静态时序分析>REV5.0 PDF下载地址: http://www.heijin.org/forum.php?mod=viewthread&tid=22811&extra=page%3D1 第五章:网表

POSIX信号量接口,意在解决XSI信号量接口的几个不足之处: POSIX信号量接口相比于XSI信号量接口,允许更高性能的实现. POSIX信号量接口简单易用:没有信号量集,其中一些接口模仿了我们熟悉的文件系统操作. POSIX信号量删除时的处理更加合理.XSI信号量被删除后,使用该信号量标识符的操作将会出错返回,并将errno设置为EIDRM.而对于POSIX信号量,操作可以继续正常执行,直到对该信号量的最后一个引用被释放. )来自同一进程的各个线程(2)来自不同进程的各个线程,但是这些进程映

PCB设计前准备 1.准确无误的原理图.包括完整的原理图文件和网表,带有元件编码的正式的BOM.原理图中所有器件的PCB封装(对于封装库中没有的元件,硬件工程师应提供datasheet或者实物,并指定引脚的定义顺序). 2.提供PCB大致布局图或重要单元.核心电路摆放位置.安装孔位置.需要限制定位的元件.禁布区等相关信息. 设计要求 设计者必须详细阅读原理图,与项目工程师充分交流,了解电路架构,理解电路工作原理,对于关键信号的布局布线要求清楚明了. 设计流程 1.PCB文档规范 文件命名规则:采