记录下芯片的重要数据和内容,方便查阅,无代码实现 参考程序地址:http://www.pudn.com/Download/item/id/3070942.html  http://www.cirmall.com/circuit/2856/ 2 lora流程概述见下图,可以看到通信过程是通过spi接口实现的,中间的一些寄存器负责了具体的配置.拥有独立的双端口FIFO缓冲 补一个引脚图和引脚说明 3 扩频因子:越大速度越慢,接收端对信道的容忍度越大(这么说很不严谨,但是是这个意思) 4 纠错编码:见

单开一篇,介绍sx1278的FIFO工作流程和应用设置,分析下出的一些小问题,毕竟也困扰了我几天.亦或是我比较愚钝.总之,记下来吧! /******************************************************************************************************************************************************************************/ SX1278

:本篇是我翻译并加入自己理解的nRF51 SDK中按钮相关操作的库和先进先出队列库.虽然是nRF51的SDK,但是通过此文你将更多地了解到在BSP(板级支持)上层嵌入式程序或OS的构建方法. 1.按钮相关操作库 按键管理程序是通过GPIO事务和事件管理程序来检测一个按钮是否被按下的.当然,其中也做了消抖的工作——在GPIOTE事件中启动一个定时器用来延时一段时间,当该定时器失效后如果按钮仍然处于按下状态,则会产生一个按钮事件.如果在延时的过程中又有一个新的GPIOTE,那么这个定时器会重新被启动

FPGA中,经常会用到FIFO来缓冲数据或者跨时钟传递数据. 1.Almost full & Almost empty 作为初学者,最开始使用FIFO的时候,对于它的理解,无非是配置好位宽.深度:如有必要,再加上Full.Empty信号即可:或者在跨时钟应用中,选用DCFIFO. FIFO中有两个信号,Almost Full和Almost Empty,一直不理解为什么需要这两个信号.有Full.Empty,为什么还要加上Almost这两个鸡肋? 在读FIFO时,我们一般在时序逻辑中判断Empty

为什么UART要有FIFO? 现代的CPU运转速度越来越快.UART的波特率通常达不到10M,在没有FIFO的情况下.每次填充数据给UART 或者 从UART取数据都会占用CPU的时间.这是极大的浪费. 因而UART在硬件上设置了FIFO用作数据发送和接受的缓冲区. 每次CPU要填充数据,把数据填充到UART的TX FIFO里面去了,每次CPU要取数据,从UART的RX FIFO把数据取出来.总之.FIFO作为缓冲区的存在减轻了CPU的负担. 有了FIFO后RX对数据的处理是如何的? 一般而言,

今天要介绍的异步FIFO,可以有不同的读写时钟,即不同的时钟域.由于异步FIFO没有外部地址端口,因此内部采用读写指针并顺序读写,即先写进FIFO的数据先读取(简称先进先出).这里的读写指针是异步的,处理不同的时钟域,而异步FIFO的空满标志位是根据读写指针的情况得到的.为了得到正确的空满标志位,需要对读写指针进行同步.一般情况下,如果一个时钟域的信号直接给另一个时钟域采集,可能会产生亚稳态,亚稳态的产生对设计而言是致命的.为了减少不同时钟域间的亚稳态问题,我们先对它进行两拍寄存同步,如图1所示

=============  本系列参考  ============= <圈圈教你玩USB>.<Linux那些事儿之我是USB> 协议文档:https://www.usb.org/document-library/usb-20-specification  usb_20_20190524/usb_20.pdf 调试工具:Beagle USB 480 逻辑分析仪 ==================================== 前言: 我们先不一上来讲USB大而全的协议规范文

一.设计目标 写一个FIFO控制器,控制器里有两个FIFO,输入的数据由串行接收模块(uart_rx_module)送来,一共有86行86列的数据,按0.1.2行,1.2.3行,直到最后83.84.85行,每3行为一组进行加操作,即每一组的每一列三个数进行相加,每一组要加86次.传过来的第一行数据先暂存在FIFO1中,第二行数据先暂存在FIFO2中,从第三行数据开始流水操作,即取出第一.二行的数据,与输入的新数据相加,将结果通过串行发送模块(uart_tx_module)发送出去,在相加的同时,

LoRa对应的芯片------sx1278芯片 sx1278芯片为Semtech公司推出的具有新型LoRa扩频技术的RF芯片,具有功耗低.容量大.传输距离远.抗干扰能力强的优点.我接下来在这块芯片上进行开发. 使用方法:sx1278芯片引出了SPI接口,用于对sx1278的通信和控制.同时引出了6个GPIO口.MCU通过SPI和sx1278芯片通信,对芯片进行初始化,配置通信参数,切换工作模式,收发数据.6个GPIO口在sx1278芯片 产生中断时,电平会从低电平变高电平,清除中断后,电平变回低

这几天在用stm32读取FPGA中FIFO里的数据,遇到了不少的问题.其中有个自己觉得比较好玩的问题,就拿出来写写.其实这个问题也比较简单,开始我觉得没必要拿出来写,不过,想想后觉得还是写写吧,就当做是打发一下时间. 问题就是,stm32的中断没有电平触发方式.网上也看了看,有人为电平触发的中断没有什么意义,没必要用.也有人的想法相反.接下来我就不废话了,直接开始讲我遇到的这个问题以及怎么解决的吧. 说一下背景.我的任务是用stm32读取FPGA中FIFO里的数据.至于这些数据怎么来的,怎么写进

harib12a: 这一部分我们来尝试两个任务的切换.下面我们一步一步的看: 1.定义TSS任务状态段(task statuc segment):定义的一种段,需要在GDT中定义使用 //TSS任务状态段(task statuc segment) struct TSS32 {//26个int成员,104字节 //与任务设置相关的信息(任务切换时,除backlink,都不会被写入) int backlink, esp0, ss0, esp1, ss1, esp2, ss2, cr3; //32位寄

wkXXX.c #include<linux/init.h> #include <linux/module.h> #include <linux/kernel.h> #include <linux/init.h> #include <linux/slab.h> #include <linux/console.h> #include <linux/serial_core.h> #include <linux/delay

Simon Cooke,美国 (原作者) 北京理工大学 20981 陈罡(翻译) 写在前面的话: 循环缓冲区是一个非常常用的数据存储结构,已经被广泛地用于连续.流数据的存储和通信应用中.对于循环缓冲区,传统的操作方法是开辟一块连续的存储区,不 断地写入数据,当写入到存储区的末尾的时候,再从存储区的首部再开始写入数据,由此不断地重复下去构成了循环缓冲区.偶曾经写过很多循环缓冲区,也看过很 多人编写的循环缓冲区,但是拜读Simon Cooke先生的文章────“两段式”循环缓冲区(原文名称是:The

一. 值得参考的资料:FX2 TechRefManual.USB应用开发宝典. LabVIEW-USB通信简单教程(用于参考生成labview驱动程序).USB设备请求和描述符整理(仅用于理解描述符的作用) 二.KEIL软件的配置: 打开project-manage-component,environment,books 选择folders/extentions页将bin,inc,lib和regfile都配置成正确的路径(keil和cypress程序的安装目录下找,有些项含有两种路径中间用;隔开

驱动: #include <linux/module.h> #include <linux/types.h> #include <linux/fs.h> #include <linux/errno.h> #include <linux/mm.h>//内存管理头文件,含有页面大小定义和一些页面释放函数原型 #include <linux/sched.h> #include <linux/init.h> #include &l

#include <linux/module.h> #include <linux/types.h> #include <linux/fs.h> #include <linux/errno.h> #include <linux/mm.h> #include <linux/sched.h> #include <linux/init.h> #include <linux/cdev.h> #include <a

把globalmem中的全局内存变成一个FIFO,只有当FIFO中有数据的时候(即有进程把数据写到这个FIFO而且没有被读进程读空),读进程才能把数据读出,而且读取后的数据会从globalmem的全局内存中被拿掉:只有当fifo非满时(即还有一些空间未被写,或写满后被读进程读出了数据),写进程才能写入数据.现在将globalmem重命名为“globalfifo",在globalfifo中,读fifo将唤醒写fifo,写fifo也将唤醒读fifo. (一) 支持阻塞操作的globalfifo设备驱

1.这世界真是疯了,貌似有人连FPGA原理是什么都不知道就开始来学习FPGA了. 2.DSP就是一个指令比较独特的处理器.它虽然是通用处理器,但是实际上不怎么“通用”.技术很牛的人可以用DSP做一台电脑出来跑windows, 而实际上真正这么干的肯定是蠢材.用DSP做信号处理,比其他种类的处理器要厉害;用DSP做信号处理之外的事情,却并不见长.而且信号处理的代码一般需 要对算法很精通的人才能真正写好.数据结构里面的时间复杂度和空间复杂度在这里是一把很严酷的尺子. 3.FPGA只不过披着软件的外

#!/bin/bash SEND_THREAD_NUM= #设置进程数. tmp_fifofile="/tmp/$$.fifo" # 脚本运行的当前进程ID号作为文件名 mkfifo "$tmp_fifofile" # 新建一个随机fifo管道文件 exec <>"$tmp_fifofile" # 定义文件描述符6指向这个fifo管道文件 rm "$tmp_fifofile" ;i<$SEND_THREAD_

SPI控制器工作流程 SPI控制器提供2个SPI接口.每个SPI接口有两个通道,分别为TX通道和RX通道.CPU要写数据到FIFO中,先写数据到SPI_TX_DATA寄存器中,这样此寄存器中的内容就会自动移动到发送FIFO中:同理,如果CPU要从接收FIFO中读取数据,就访问寄存器SPI_RX_DATA,紧接着接收FIFO的数据就会自动移动到SPI_RX_DATA寄存器中. OK6410 SPI裸机程序分析 //SPI初始化 u8 SPI_Init(){ //SPI复位 CH_CFG0 |= B

安卓串口的实现,需要底层C++配合,不过这次我们根据framework中的思想,直接用API修改提供给JAVA层调用,这个就比较简单了. DEV项目需要,要实现在Android中实现串口的收发功能,有几种方法可以参考使用. 1. 标准的Android HAL层思想,把串口的功能加入framework的API中(类似于android中sensor的实现) a. 确保驱动层中基于tty的串口驱动可以正常read.write.poll数据,当然了,也可以自己写一个字符驱动来实现串口的读写功能. b.