verilog里面case中很多条件都是一个结果可以怎么合并

  • 2024-11-01