verilog 按键信号检测

基于Verilog的按键检测实验

一.模块框图及基本思路 detect_module:检测按键输入脚的电平边沿变化 delay_10ms_module:延时消抖,输出按键有效信号 debounce_module:前两个模块的组合模块 key_control:按键信号控制Led key_demo:顶层模块二.软件部分 detect_module.v module detect_module( CLK,RSTn, Key_Pin_In, H2L_Sig,L2H_Sig ); input CLK,RSTn; input Key_Pi

按键消抖-----verilog

实际系统中常用的按键大部分都是轻触式按键,如下图所示.该按键内部由一个弹簧片和两个固定触点组成,当弹簧片被按下,则两个固定触点接通,按键闭合.弹簧片松开,两个触点断开,按键也就断开了.根据这种按键的机械特性,在按键按下时,会先有一段时间的不稳定期,在这期间,两个触点时而接通,时而断开,我们称之为抖动,当按键大约按下20ms后,两个触点才能处于稳定的闭合状态,按键松开时和闭合时情况类似.而我们的FPGA工作在很高的频率,按键接通或断开时任何一点小的抖动都能轻易的捕捉到,如果不加区分的将每一次闭合或

Verilog HDL那些事_建模篇笔记（实验三：按键消抖）

实验三:按键消抖首先将按键消抖功能分成了两个模块,电平检查模块和10ms延迟模块.电平检测模块用来检测按键信号的变化(是否被按下),10ms延迟模块用来稳定电平检查模块的输入,进而稳定按键信号,防止其抖动而产生的信号跳变而影响输出. 设计思路: 1.当电平检测模块检查到按键被按下(输入由高电平变为低电平),则拉高H2L_Sig电平,然后拉低. 2.10ms延迟模块,检测到H2L_Sig高电平,则对其进行10ms过滤,拉高输出. 3.当按键被释放,电平检测模块会拉高L2H_Sig电平,然

按键使用方法（二）------verilog

这里我们要验证一键两用的情况:点击与长击,单击与双击代码: /********************************Copyright************************************** **----------------------------File information-------------------------- ** File name :key_function_2.v ** CreateDate :2015.03 ** Funtions

按键的使用（一）------verilog

按键在项目中应用还是很频繁的,这里主要介绍按键的几种用法. 1.按下一次有效:按下一次计数器增加一下. 2.按下连续有效:按下不松,计数器就一直增加. 3.按下无效,松开有效:按下时计数器值不变,按键释放的时候计数器增加一下. 4.一键多用:点击与长击,单击与双击:这个比较复杂. 本试验只学习使用前3种作用.代码如下: /********************************Copyright************************************** **------

【代码】verilog之：按键消抖

此模块完美运行 /*-------------------------------------------------------------------------------------- -- Filename ﹕ show_ctrl.v -- Author ﹕tony-ning -- Description ﹕按键消抖 -- Called by ﹕Top module -- Revision History ﹕15-10-16 -- Revision 1.0 -- Company ﹕ -

矩阵按键的试验---verilog

矩阵键盘的试验,采用三段式状态机处理方法. 难点在于检测状态机中:按键消抖以后逐列检测. 电路图: 代码 /********************************Copyright************************************** **----------------------------File information-------------------------- ** File name :keyboard.v ** CreateDate :201

按键的使用方法（三）-------verilog

按键的使用方法三:一键三用: 点击.长击和双击. 代码: /********************************Copyright************************************** 001 **----------------------------File information-------------------------- 002 ** File name :key_function_3.v 003 ** CreateDate :2015.03 0

按键消抖VERILOG实现

对于消抖,有很多种写法.今天分享一下我的写法. 基本思路: 1. 看图图1 图2 图3 图1 是理想的按键按下信号变化,图2是FPGA采集到的按键按下的信号变化.图3是一个外部干扰导致的一个错误. 用什么办法能把图2中延续到我们图1中一样的信号呢,又怎样滤除图3中的干扰呢? 在各位前辈的

FPGA按键去抖verilog代码

按键去抖的原因及其分类就不罗嗦了. 在这里解释一段代码,代码是网上找的,看了半天没懂,无奈查了半天想了半天,终于明白了... module sw_debounce(clk,rst_n,sw1,sw2,sw3,//outputled_d3,led_d4,led_d5);input clk;input rst_n;input sw1,sw2,sw3; //Active lowoutput led_d3;output led_d4;output led_d5;// ------------------

fpga Verilog hdl 按键消抖部分程序讲解

module debounce(clk_in,rst_in,key_in,key_pulse,key_state); input clk_in;//system clock input rst_in;//system reset input key_in;//button input output key_pulse;//debounce pulse out output reg key_state;//debounce state out reg key_reg; //register key

强化版按键消抖Verilog实现

介绍:按键的物理结构导致了会有抖动现象的出现,判断按键是否真正按下,需要把抖动的部分滤波.根据经验可知,抖动一般在20ms内,所以常规的消抖方法是从变化沿出现时刻开始,延时20ms后判断按键的状态.这种方法适用范围不广,因为精度不高(如下图,会判断出错). 本次设计通过状态机的设计提高了按键消抖的性能,具体思路如图: 学习: ①testbench文件不会综合成电路,所以可以适用较多的高级语句. ②学会看IEEE手册,里面有很完整的语法讲解.想查看某个语句的语法,可以直接 Ctrl+F 搜关键字

09A-独立按键消抖实验01——小梅哥FPGA设计思想与验证方法视频教程配套文档

芯航线--普利斯队长精心奉献实验目的: 1.复习状态机的设计思想并以此为基础实现按键消抖 2.单bit异步信号同步化以及边沿检测 3.在激励文件中学会使用随机数发生函数$random 4.仿真模型的概念实验平台:芯航线FPGA核心板实验原理: 按键在电子设计中使用的最多,从复位到控制设置均可以看到其身影.现在按键的功能也种类也越来越多,例如多向按键.自锁按键.薄膜按键等.普通按键其硬件示意图如图9-1所示. 图9-1 按键示意图芯航线开发板所载的为两脚贴片按键,分别位于开发板

FPGA低级建模---按键去抖动

FPGA低级建模,原则上一个模块一个功能,如按键去抖动建模中,有两个模块. 1.detect_module 这个是按键检测模块,主要检测按键的高低电平变化,现在按键是按下还是释放. 2.delay_module 这个是滤波去抖模块,主要是防止按键或外界的抖动干扰. 综合后如下RTL图: 3.以下是建模的Verilog代码: 顶层模块:debounce_module module debounce_module( input iCLK, input iRST_n, input iPIN_In, o

nios II--实验4——按键中断硬件部分

按键中断硬件开发新建原理图 1.打开Quartus II 11.0,新建一个工程,File -> New Project Wizard…,忽略Introduction,之间单击 Next> 进入下一步.分别设置工程工作目录.工程名称.这里需要注意的是工程工作目录中请使用英文,不要含有空格等,否则在后面使用Nios II IDE的时候会出现问题.设置好后如图1所示.然后进行下一步.这里工程命名为lab3_bnt 2.添加已经存在的文件,这里没有需要添加的文件,直接单击 Next> 进入

红外解码编码学习----verilog

在设计中运用红外遥控器可以很好的解决按键缺少的问题,还可以方便的控制产品. 红外发射部分: 红外发射管: 判断红外发射管的好坏 : 电路原理图: 接收部分: 传输的NEC协议: 本实验电路: verilog 程序: 发送程序: /********************************Copyright************************************** **----------------------------File information---------

FPGA Verilog HDL 系列实例--------步进电机驱动控制

[连载] FPGA Verilog HDL 系列实例 Verilog HDL 之步进电机驱动控制步进电机的用途还是非常广泛的,目前打印机,绘图仪,机器人等等设备都以步进电机为动力核心.那么,下面我们就了解下什么是步进电机,它是怎么控制的. 一.步进电机相关知识简介 1.步进电机概述步进电机是一种能够将电脉冲信号转换成角位移或线位移的机电元件,它实际上是一种单相或多相同步电动机.单相步进电动机有单路电脉冲驱动,输出功率一般很小,其用途为微小功率驱动.多相步进电动机有多相方波脉冲驱动,用途很广

基于FPGA的按键扫描程序

最近在学习FPGA,就试着写了个按键扫描的程序.虽说有过基于单片机的按键扫描处理经验,对于按键的处理还是有一些概念.但是单片机程序的编写通常都采用C写,也有用汇编,而FPGA却是采用VHDL或者Verilog这种硬件描述语言来编写.初次利用VHDL编写控制程序,最开始就有点反应不过来了.采用VHDL语言编写程序与用C语言编写,在思维上会有很大的不一样,因为C程序时顺序执行的,而VHDL语言各个进程之间是并行执行的,这就会要考虑到时序方面的问题,这正也合乎了硬件工作实际过程,毕竟各个功能模块之间既

对Verilog 初学者比较有用的整理(转自它处)

*作者: Ian11122840 时间: 2010-9-27 09:04 * *标题: 菜鸟做设计必看!有关如何做设计的整体思路,以及能否综合的笔记

基于Verilog HDL 的数字时钟设计

基于Verilog HDL的数字时钟设计一.实验内容: 利用FPGA实现数字时钟设计,附带秒表功能及时间设置功能.时间设置由开关S1和S2控制,分别是增和减.开关S3是模式选择:0是正常时钟显示:1是进入调分模式:2是进入调时模式:3是进入秒表模式,当进入秒表模式时,S1具有启动和停止功能,S2具有复位归零功能.只有四位数码管,所以没有做万年历,下一步会在这个基础上加入定时闹钟. 二.实验板自个制作的实验板,用的是Altera CycloneIII EP3C40Q240C8N.上面的

verilog 按键信号检测

热门专题