verilog reg初始化为0

  • 2024-11-05