背景: 最近负责为主板管理电源的电源管理模块编写软体,使用的MCU为MSP430G2333.功能上很简单,即通过板子上的硬件拨码设定,或者通过IIC与主板通信,由主板的BIOS决定开机及关机的延时供电时间. 正文: 所有功能均按预期实现,但有一个bug在最后蹦了出来,即在延时关机设定时,明明设定为15.18.48个小时,却每次在9个多小时的时候,电源被执行关闭动作.9个多小时,很有意思的数字.不用深究,问题直接锁定在时间比对函数内. // when the current time less t
一.实验目的 熟悉QuartusⅡ的VHDL文本设计过程,学习简单时序逻辑电路的设计.仿真和测试方法. 二.实验 1. 基本命题 用VHDL文本设计触发器,触发器的类型可任选一种.给出程序设计.仿真分析.硬件测试及详细实验过程. ① 实验原理 由数电知识可知,D触发器由输入的时钟信号(CLK).数据输入口(D)和数据输出(Q)构成.本程序通过进程监视CLK和D\,当CLK为上升沿的时候,将D赋值给Q,要完成这个赋值操作,必须再借助一个信号S来进行值的传递. ② 程序设计 ③ 仿真分析 仿真预测:
编SPI的master控制器,使用公司基本的元件,有些端口用不着,恰巧好二哥(不知年龄的数字组组长,本名Holger)来了,于是请教之,告曰open关键词.后来深感自己VHDL水平太水,下了一本电子书恶补语法.明白了open,顺带了port mapping <<Circuit Design With VHDL>> chapter 10, 10.4 Two ways to map the PORTS of a COMPONENT during its instantiation: 1
mod(取模)and rem(取余) VHDL has mod and rem. They return the same value if both arguments are positive. but, they produce different results for negative inputs: 5 mod 3 = 2 (-5) mod 3 = 1 5 mod (-3) = -1 (-5) mod (-3) = -2 for mod, the result has the sam
WPS的VBA在这里下载:http://bbs.wps.cn/forum.php?mod=viewthread&tid=22347925 语法高亮是参考Word的,这篇文章:http://blog.csdn.net/colin719/article/details/1555526 WPS的VBA代码: 'script to high light code In document Private Function isKeyword(w) As Boolean Dim keys As New Co
VHDL库存储和放置了可被其他VHDL程序调用的数据定义.器件说明.程序包等资源.VHDL库的种类有很多,但最常见的库有IEEE标准库.WORK库.IEEE标准库主要包括STD_LOGIC_1164.NUMERIC_BIT和NUMERIC_STD,其中STD_LOGIC_1164是最重要和最常用的程序包.大部分关于数字系统设计的程序包都是以此程序包设定的标准为基础的.每个VHDL程序的开头一般都要有如下的IEEE库使用说明: LIBRARY IEEE; USE IEEE.STD_LOGIC_11
vsim(modelsim)仿真VHDL输出fsdb格式文件 1.Dump准备 (1) 将下列设置放到顶层testbench tb.vhd文件中[注意放置的位置:关系如图] library novas; use novas.pkg.all; process begin fsdbDumpfile("counter.fsdb"); fsdbDumpvars(0, "counter_tb"); wait; end process; --0表示dump的模块层,“count