Zynq-7000系列器件PS端的DMA控制器采用ARM的IP核DMA-330(PL-330)实现. 特点: 1.8个独立的通道,4个可用于PL—PS间数据管理,每个通道有1024Byte的MFIFO 2.使用CPU_2x 时钟搬运数据,CPU_2x = (CPU frq/6)*2 3.执行自定义内存区域内的DMA指令运行DMA 4. AHB控制寄存器支持安全和非安全模式 5.每个通道内置4字Cache 6. 可以访问SoC的以下映射物理地址: DDR.OCM.PL.Linear QSPI Re

之前没有接触过DMA驱动.不了解它的原理,稍作学习先总结下dma驱动步骤: 1. 申请DMA中断. 2. 申请内存空间作为src和dts的空间. 3. 注册设备注册节点 4. 将申请到的src和dst内存空间地址的指针,映射到dma设备.ioremap 所以应用程序就是 直接打开节点,读数据. 代码日后看缘分上不上 内网见谅

DMA环路测试 vivadoblock zynq7 + dma +fifo sdk 中可以导入 demo demo 中 默认都是 一个字节8bit数据 的测试程序. 如果是其他长度的数据,不仅要修改数据长度 u16 *TxBufferPtr;    u16 *RxBufferPtr;    u16 Value; TxBufferPtr = (u16 *)TX_BUFFER_BASE ;    RxBufferPtr = (u16 *)RX_BUFFER_BASE; 还要注意修改下面几个函数 Xi

状态和控制寄存器组除了EFLAGS.EIP ,还有四个32位的控制寄存器,它们是CR0,CR1,CR2和CR3. 这几个寄存器中保存全局性和任务无关的机器状态. CR0中包含了6个预定义标志,0位是保护允许位PE(Protedted Enable),用于启动保护模式,如果PE位置1,则保护模式启动,如果PE=0,则在实模式下运行.1位是监控协处理位MP(Moniter coprocessor),它与第3位一起决定:当TS=1时操作码WAIT是否产生一个"协处理器不能使用"的出错信号.第

DMA:如果将一串字符串通过串口传送到外设中去,用传统的方法,则CPU将不断的去扫描UTSTAT这个寄存器,在字符发送期间,CPU将不能做任何其他事情.为了解决这个问题,则在诞生了DMA CPU只需要告诉DMA控制器,目标地址和目的地址就行了,其他事情就直接交由DMA去完成. DMA控制器控制:通道数 2440支持4个channel的DMA 通道 请求源 由上图说示,每一个通道支持6个请求源,所谓请求源就是指,哪些支持哪些通信去使用DMA 工作时序 由上图所示可以看出,DMA请求信号响应大约两个

80x86系统寄存器和系统指令 1.标志寄存器(EFLAGS) 标志寄存器EFLAGS的标志位含义如下图: TF 位8是跟踪标志(Trace flag),当设置该位时可为调试操作启动单步执行方式.复位时则禁止单步执行.在单步执行方式下,处理器会在每个指令执行后产生一个调试异常,这样我们可以观察执行程序在每条指令执行后的状态. IOPL 位13-12时I/O特权级(I/O Privilege Level)字段.该字段指明当前运行程序或任务的I/O特权级别IOPL.当前任务或程序的CPL必须小于这个

1.构建Rootkit基础环境 1.1.构建开发环境 VS2012+WDK8 1.2.构建基于VS2012的调试环境 将目标机.调试机配置在同一个工作组内 sVS2012配置->DRIVER->Test->Configure Computers,Add New computer按钮. 1.3.构建基于Windbg的调试环境 WinDBG+Vmware+VirtualKD 1.4.将Rootkit加载到系统 SCM(服务控制管理器)加载驱动 OpenSCManager():获取SCM句柄

DOS DOS环境,需要安装dosemu来模拟DOS环境(Ubuntu的应用商店就有),为了编写汇编,还需要DEBUG.MASM.LINK等汇编语言开发工具.如果你嫌麻烦,推荐使用实验楼已搭好的免费的环境(不是广告,真心推荐). 在DOS中的操作 在桌面上双击dosemu图标,直接进入DOS.再做如下操作: C:\〉D: ——回车后进入D盘 D:\〉CD DOS ——进入DOS子目录 D:\dos〉DIR ——列出目录中的文件 D:\dos〉DEBUG ——进入DEBUG 前置知识 80x86系

处理器操作主要涉及处理数据.这些数据可以存储在内存中并从中访问.但是,读取数据并将其存储到内存中会减慢处理器的速度,因为它涉及将数据请求通过控制总线发送到内存存储单元并通过同一通道获取数据的复杂过程. 为了加快处理器操作速度,处理器包括了一些称为寄存器 (Registers) 的内部内存存储位置. 寄存器存储了用于处理的数据元素,而不必访问内存.处理器芯片中内置了数量有限的寄存器. 处理器寄存器 在 IA-32 体系结构中,有10个32位和6个16位处理器寄存器.寄存器分为三类-- 通用寄存器

序言 前段时间,我连续写了十来篇CPU底层系列技术故事文章,有不少读者私信我让我写一下CPU的寄存器. 寄存器这个太多太复杂,不适合写故事,拖了很久,总算是写完了,这篇文章就来详细聊聊x86/x64架构的CPU中那些纷繁复杂的寄存器们. 长文预警,时速较快,请系好安全带-起飞~ 自1946年冯·诺伊曼领导下诞生的世界上第一台通用电子计算机ENIAC至今,计算机技术已经发展了七十多载. 从当初专用于数学计算的庞然大物,到后来大型机服务器时代,从个人微机技术蓬勃发展,到互联网浪潮席卷全球,再到移动互

前置知识 x86泛指一系列基于Intel 8086且向后兼容的中央处理器指令集架构.最早的8086处理器于1978年由Intel推出,为16位微处理器. 80X86 包括Intel 8086.80186.80286.80386以及80486 内存的分段和分页机制(参考<Linux内核完全剖析>) 80X86寄存器 关于什么是寄存器 以下基于80386 来说明 80386包含了16个寄存器,并分为以下几种类型: 通用寄存器.包含八个多用途的寄存器,通常进行算数和逻辑运算 段寄存器.包含六个寄存器

写在前面   此系列是本人一个字一个字码出来的,包括示例和实验截图.如有好的建议,欢迎反馈.码字不易,如果本篇文章有帮助你的,如有闲钱,可以打赏支持我的创作.如想转载,请把我的转载信息附在文章后面,并声明我的个人信息和本人博客地址即可,但必须事先通知我. 你如果是从中间插过来看的,请仔细阅读 羽夏看Linux系统内核--简述 ,方便学习本教程. 中断   中断通常是由CPU外部的输入输出设备(硬件)所触发的,供外部设备通知CPU有事情需要处理,因此又叫中断请求,英文为Interrupt Requ

使用iperf对zynq进行单socket tcp传输速率测试: 无网络损伤时,单向网络带宽约为600Mbps,双向网络带宽相加约400Mbps: 50ms延时,1ms抖动,无丢包时,单向网络带宽约为155Mbps,双向网络带宽相加约40Mbps: 和内核版本无关,经技术支持确定为PS GEM DMA的双向传输存在缺陷.

控制寄存器(CR0-CR3)用于控制和确定处理器的操作模式以及当前执行任务的特性,如图4-3所示.CR0中含有控制处理器操作模式和状态的系统控制标志:CR1保留不用:CR2含有导致页错误的线性地址:CR3中含有页目录表物理内存基地址,因此该寄存器也被称为页目录基地址寄存器PDBR(Page-Directory Base address Register).   控制寄存器 1．CR0中协处理器控制位 CR0的4个位:扩展类型位ET.任务切换位TS.仿真位EM和数学存在位MP用于控制80x86浮点

一.AXI DMA介绍 本篇博文讲述AXI DMA的一些使用总结,硬件IP子系统搭建与SDK C代码封装参考米联客ZYNQ教程.若想让ZYNQ的PS与PL两部分高速数据传输,需要利用PS的HP(高性能)接口通过AXI_DMA完成数据搬移,这正符合PG021 AXI DMA v7.1 LogiCORE IP Product Guide中介绍的AXI DMA的应用场景:The AXI DMA provides high-speed data movement between system memor

上篇该系列博文中讲述W5500接收到上位机传输的数据,此后需要将数据缓存起来.当数据量较大或者其他数据带宽较高的情况下,片上缓存(OCM)已无法满足需求,这时需要将大量数据保存在外挂的DDR SDRAM中. 最简单的方式是使用Xilinx的读写地址库函数Xil_In32()和Xil_Out32(),当然不仅支持32bit位宽,还包括8 16和64bit.但这种方式每次读写都要占用CPU,无法在读写的同时接收后续数据或者对之前的数据进一步处理,也就无法形成类似FPGA逻辑设计中的“流水线结构”,此

80386控制寄存器和系统地址寄存器如下表所示.它们用于控制工作方式,控制分段管理机制及分页管理机制的实施. 控制寄存器 CRx BIT31 BIT30—BIT12 BIT11—BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 CR0 PG 0000000000000000 ET TS EM MP PE CR1 保留 CR2 页故障线性地址 CR3 页目录表物理页码 000000000000   BIT47—BIT16 BIT15—BIT0 全局描述符表寄存器GDTR 基地址 界限 中

控制寄存器和系统地址寄存器 控制寄存器    crx cr0   指示cpu工作方式的控制位  包含启用和禁止分页管理机制的控制位  包含控制浮点协处理器操作的控制位   注意必须为0的位 cr2和cr3   分页管理机制使用    1.保护控制位 cr0中位0  pe表示  为0实模式   为1  保护模式 位31 pg表示 为0 禁用分页      为1启用分页管理机制 注意1.不存在   pe为0  且pg为1的情况   即   实模式下开启分页机制 2.改变pg位     只有当所执行的

关于这几个寄存器,每次翻看intel手册都很不好找,干脆直接贴在这里吧!

C66x DSP运行中断的简要流程: 1.使能了全局中断和子中断.假设硬件检測到中断发生,那么CPU就要跳转. 2.软件把CPU内部的A,B类寄存器的值等推入堆栈保存,把当前PC寄存器的值放入IRP寄存器中以备中断返回能找到当前被打断的位置. 3.CPU的PC指针读出中断向量表的地址,也就是把"ISTP寄存器的ISTB值+子中断向量偏移量"装入PC寄存器,这样就运行跳转. 4.在中断向量表里一般有就用跳转指令,这样就能够跳转到我们用C语言编写的中断服务子程序中.因为我们在一般的中断服务