一.前言 APU系统中CPU以串行执行代码的方式完成操作,软件方式很难做到精准计时,因此调用内部定时器硬件完成计时是更好的选择.本文以定时器中断方式控制LED周期性闪烁为例学习私有定时器的使用.同时学习如何将软件程序与硬件比特流文件一起固化到SD卡中,实现上电自动配置与启动自定义系统. 功能定义:通过定时器中断实现与MIO连接的单个LED每200ms变化依次电平,即点亮,200ms后熄灭,200ms后再次点亮,周期往复. 硬件平台:米联客Miz702N 软件工具:VIVADO 2017.4+SD

针对我的这个工程D:\works\FROM_COMP\8050\software\FPGA\MC8050_EP4CE15,出现的问题是nios eds 运行正常,有打印输出,有LED闪烁.但是flash program 后重新上电,板上LED只闪烁两次就不变了.可想程序跑飞了. 根据网友提供的思路(http://www.heijin.org/forum.php?mod=viewthread&tid=16558),在Nios II-Eclipse中的Nios II工具栏中选择BSP Editor,

10.0难度系数★☆☆☆☆☆☆ 10.1是什么是固化 我们前几章将的程序都是通过JTAG先下载bit流文件,再下载elf文件,之后点击Run As来运行的程序.JTAG的方法是通过TCL脚本来初始化PS,然后用JTAG收发信息,可用于在线调试.但是这样只要一断电,程序就丢失了.还得全部重新来过. 本章介绍通过制作镜像文件,将镜像文件拷贝到SD卡,然后将拨码开关拨到SD启动,那么每次断电之后程序都会自动从SD启动,程序就别固化,而不会掉电丢失了. 10.2固化的流程 10.3固化准备 <第七章 Z

  4.0难度系数★☆☆☆☆☆☆ 4.1是什么是固化 我们前几章将的程序都是通过JTAG先下载bit流文件,再下载elf文件,之后点击Run As来运行的程序.JTAG的方法是通过TCL脚本来初始化PS,然后用JTAG收发信息,可用于在线调试.但是这样只要一断电,程序就丢失了.还得全部重新来过. 本章介绍通过制作镜像文件,将镜像文件拷贝到SD卡,然后将拨码开关拨到SD启动,那么每次断电之后程序都会自动从SD启动,程序就别固化,而不会掉电丢失了. 4.2固化的流程 4.3固化准备 第三章中的实验其

2. 应用背景 静态时序分析简称STA,它是一种穷尽的分析方法,它按照同步电路设计的要求,根据电路网表的拓扑结构,计算并检查电路中每一个DFF(触发器)的建立和保持时间以及其他基于路径的时延要求是否满足.STA作为FPGA设计的主要验证手段之一,不需要设计者编写测试向量,由软件自动完成分析,验证时间大大缩短,测试覆盖率可达100%. 静态时序分析的前提就是设计者先提出要求,然后时序分析工具才会根据特定的时序模型进行分析,给出正确是时序报告. 进行静态时序分析,主要目的就是为了提高系统工作主频以及

第一章 SMT概述 SMT(表面组装技术)是新一代电子组装技术.经过20世纪80年代和90年代的迅速发展,已进入成熟期.SMT已经成为一个涉及面广,内容丰富,跨多学科的综合性高新技术.最新几年,SMT又进入一个新的发展高潮,已经成为电子组装技术的主流. 1.1SMT概述 SMT是无需对印制板钻插装孔,直接将处式元器件或适合于表面组装的微型元件器贴.焊到印制或其他基板表面规定位置上的装联技术. 由于各种片式元器件的几何尺寸和占空间体积比插装元器件小得多,这种组装形式具有结构紧凑.体积小.耐振动.抗

本文属于原创手打(有参考文献),如果有错,欢迎留言更正:此外,转载请标明出处 http://www.cnblogs.com/IClearner/  ,作者:IC_learner 对进行时序路径.工作环境.设计规则等进行约束完成之后,DC就可以进行综合.优化时序了,DC的优化步骤将在下面进行讲解.然而,当普通模式下不能进行优化的,就需要我们进行编写脚本来改进DC的优化来达到时序要求.理论部分以逻辑综合为主,不涉及物理库信息.在实战部分,我们将在DC的拓扑模式下进行.(本文主要参考虞希清的<专用集成

二.RTL级低功耗设计 前面介绍了系统级的低功耗设计,换句话说就是在系统级降低功耗可以考虑的方面.系统级的低功耗设计,主要是由系统级设计.具有丰富经验的人员实现,虽然还轮不到我们设计,我们了解一下还是比较好的.我们前端设计人员的重点不在系统级设计上面,而是在RTL级(及综合)上面.下面我们就来介绍RTL编码与逻辑综合的低功耗设计,重点是门控时钟和操作数隔离技术.今天主要是讲解操作数和一些常见的方法:门控时钟由于内容比较多,所以写在后面. (1)并行与流水的选择 对于某一个功能模块,我们可以通过并

1 什么是FPGA FPGA也即是Field Programmable Gate Array的缩写,翻译成中文就是现场可编程门阵列.FPGA是在PAL.GAL.CPLD等可编程器件的基础上发展起来的新型高性能产物,是作为专用集成电路(ASIC)领域中的一种半定制电路出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点.图1.1是Altera Cyclone V芯片. 图1.1 Altera Cyclone芯片 说到这里,不得不提ASIC,即专用集成电路(Application

点胶工艺中常见的缺陷与解决方法 拉丝/拖尾 拉丝/拖尾是点胶中常见的缺陷,产生的原因常见有胶嘴内径太小.点胶压力太高.胶嘴离PCB的间距太大.贴片胶过期或品质不好.贴片胶粘度太好.从冰箱中取出后未能恢复到室温.点胶量太大等. 解决办法: 改换内径较大的胶嘴;降低点胶压力;调节“止动”高度;换胶,选择合适粘度的胶种;贴片胶从冰箱中取出后应恢复到室温(约4h)再投入生产;调整点胶量. 胶嘴堵塞 故障现象是胶嘴出胶量偏少或没有胶点出来.产生原因一般是针孔内未完全清洗干净;贴片胶中混入杂质,有堵孔现象;

达梦7的试用 与SQLSERVER的简单技术对比 达梦数据库公司推出了他们的数据库服务管理平台,可以在该平台使用达梦数据库而无须安装达梦7数据库 地址:http://online.dameng.com/ 说实话,第一眼看到还是感到很高大上的,毕竟ORACLE.MYSQL.SQLSERVER都没有推出数据库试用的云平台 其实其他数据库也应该学习一下达梦,做一个平台让大家有机会学习自家的数据库知识,虽然现在这个时代下载安装包比较容易,不过提供一个平台也是有好处的 达梦数据库文档下载:http://f

1.简介 IOS是由苹果公司为iPhone.iPod touch和iPad等设备开发的操作系统. 2.知识点 iPhone OS(现在叫iOS)是iPhone, iPod touch 和 iPad 设备的操作系统. iOS系统架构:基于UNIX.分为4个层次:核心操作系统层(最底层)Core OS核心服务层 Core Services媒体层 Media可触摸层 Cocoa Touch 1.Core OS: 它是用FreeBSD和Mach所改写的Darwin, 是开源.符合POSIX标准的一个Un

本文记录了在使用NIOS中遇到的一些问题和相关的原因分析及解决办法,做个总结方便以后查阅.也希望可以帮到有同样问题的攻城狮.本文长期更新,遇到了就写下. 本人使用软件版本:QuartusII 13.0sp1,NIOS13.0sp1 [TIPS]NIOS工程的一些基本设置 这里简单的介绍一下自己在使用NIOS中我常有的一些操作,用来保证整个使用过程中错误的警报数量减少. Qsys中,自定义IP核,在Tools中Option添加V文件所在路径 NIOS中,Project->Properities中添

新一代读写分离技术——AlwaysOn 早在SQL Server 2005的时候微软就已经实现了数据库的查询分离技术——发布订阅.但生产库和查询库的同步性能较差,时常出现性能问题,因此在大型生产环境中一直被人所诟病. 从SQL Server 2012开始,微软逐渐使用AlwaysON技术来取代发布订阅.AlwaysOn 作为SQL Server 2012引入的一种新的技术架构,性能相比发布订阅而言提升很多,最明显的区别在于其充分利用内存高效读取的原理来实现日志的传递.下文将通过AlwaysOn的

找茬外挂制作 找茬游戏大家肯定都很熟悉吧,两张类似的图片,找里面的不同.在下眼神不大好,经常瞪图片半天也找不到区别.于是乎决定做个辅助工具来解放一下自己的双眼. 一.使用工具 Qt:主要是用来做界面的 OpenCV: 用于图像处理 C++: 基本实现语言 Qt中OpenCV的配置在[QT]OpenCV配置中讲过了,不会配置的可以看看. 二.实现方案 我要做一个通用的找茬辅助工具,即可以在所有PC找茬游戏中使用.这意味着我们不能通过获取游戏窗口句柄来定位游戏界面.那怎么办呢?灵光一闪,我想到了截图

三防漆(Conformal Coating)是一种涂在电路板上以形成保护膜的方法,这层保护膜通常仅是薄薄的一层(约30-210µm),它可以用来加强电子产品的防潮.防污.防尘.防化学污染的能力,也可以防止焊点及导体与空气接触而继续腐蚀的问题,可以起到屏蔽及消除某些电磁干扰,更可以起到绝缘的作用. 这种三防漆(conformal coating)涂层还有一个附加的用途,就是可以增加元器件的耐磨及耐溶剂的能力,也可以释放高低温变化时所造成的应力. 就因为三防漆(conformal coating)有

1 FPGA设计过程中所遇到的路径有输入到触发器,触发器到触发器,触发器到输出,例如以下图所看到的: 这些路径与输入延时输出延时,建立和保持时序有关. 2. 应用背景 静态时序分析简称STA,它是一种穷尽的分析方法.它依照同步电路设计的要求.依据电路网表的拓扑结构,计算并检查电路中每个DFF(触发器)的建立和保持时间以及其它基于路径的时延要求是否满足. STA作为FPGA设计的主要验证手段之中的一个,不须要设计者编写測试向量,由软件自己主动完毕分析,验证时间大大缩短,測试覆盖率可达100%. 静

电子标签是射频识别(RFID)的俗称,RFID是射频识别技术的英文(RadioFrequencyIdentification)缩写,射频识别技术是一项利用射频信号通过空间耦合(交变磁场或电磁场)实现无接触信息传递并通过所传递的信息达到自动识别目的的技术.电子标签(RFID)技术是上世纪90 年代迅速发展起来的物品自动识别技术,当每件产品制造完成时,给它赋予唯一信息的电子标签,使它不管流通到哪里,人们都能够通过识别器(或称读写器)随时获得这件产品的相关信息.电子标签是时下最为先进的非接触感应技术,

在RFID标签中,天线层是主要的功能层,其目标是传输最大的能量进出标签芯片.RFID天线是按照射频识别所要求的功能而设计的电子线路,将导电银浆或导电碳浆网印在PVC.PC或PET上,再与面层.保护层和底层等合成的.RFID标签天线的制印质量是RFID制造过程中需要控制的关键问题.天线的制作方法常见的有蚀刻法.烫印法和导电油墨印刷法.下面简单介绍这三种作用方法的特点和操作技术要领. 1 蚀刻法 天线在蚀刻前应先印刷上抗蚀膜,首先将PET薄膜片材两面覆上金属(如铜.铝等)箔,然后采用印刷法(网印.凹

LED 板上芯片(Chip On Board,COB)封装流程是,首先在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点, 然后将硅片 间接安放正在基底表面,热处理至硅片牢固地固定正在基底为行,随后再用丝焊的方法正在硅片和基底之间间接建立电气连接.其封拆流程如下: 第一步:扩晶 采用扩驰机将厂商提供的零驰 LED 晶片薄膜均匀扩驰,使附灭正在薄膜表面紧密陈列的 LED 晶粒拉开,便于刺晶. 第二步:背胶 将扩好晶的扩晶环放正在未刮好银浆层的背胶机面上,背上银浆.点银浆.适用于散拆

1.基本介绍 IOS苹果公司iPhone.iPod touch和iPad操作系统和其他设备的发展. 2.知识点 1.IOS系统 iPhone OS(现在所谓的iOS)这是iPhone, iPod touch 和 iPad 设备的操作系统. 1.Core OS: 它是用FreeBSD和Mach所改写的Darwin, 是开源.符合POSIX标准的一个Unix核心.这一层包括或者说是提供了整个iPhone OS的一些基础功能,比方:硬件驱动, 内存管理.程序管理,线程管理(POSIX).文件系统,网络